최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0890110 (1986-07-28) |
우선권정보 | DE-3531613 (1985-09-04) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 4 인용 특허 : 0 |
A circuit arrangement comprising a matrix-shaped memory for variable delay digital signals comprises a selection device for selecting columns of the memory, the selection device being switchable between two selected neighboring columns into which a portion of an external delay time setting data word
In a memory of the type in which a plurality of three-transistor memory cells are arranged in a matrix of rows and columns and are operated with overlapping write/read cycles, a row selector comprises a plurality of serially connected stages and is clocked by an input data clock and is continuously
※ AI-Helper는 부적절한 답변을 할 수 있습니다.