$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Noise cancelling circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-005/22
출원번호 US-0066094 (1987-06-24)
우선권정보 JP-0155708 (1986-07-02); JP-0000830 (1987-01-06)
발명자 / 주소
  • Saito Tomotaka (Yokohama JPX) Ando Kazumasa (Kawasaki JPX) Wada Akira (Kawasaki JPX)
출원인 / 주소
  • Kabushiki Kaisha Toshiba (Kawasaki JPX 03)
인용정보 피인용 횟수 : 43  인용 특허 : 0

초록

A noise cancelling circuit includes a delay circuit for delaying an input signal which is supplied to an input terminal, and a signal processing circuit responsive to the input signal and an output signal from the delay circuit, to generate an output signal corresponding to the input signal. The sig

대표청구항

A noise cancelling circuit comprising: first and second power supply terminals; an input terminal and an output terminal; delay means for delaying an input signal supplied to said input terminal; a first switching circuit, including first and second switching means connected in series between the fi

이 특허를 인용한 특허 (43)

  1. Schenck Stephen R. (McKinney TX), Adjustable low noise output circuit.
  2. Pitkethly, Scott; Masleid, Robert Paul, Advanced repeater utilizing signal distribution delay.
  3. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  4. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  5. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  6. Campbell John E. ; Devine William T., CMOS driver circuit for providing a logic function while reducing pass-through current.
  7. Tsuruta,Tomoya, Chopper circuit that chops edge of control signal.
  8. Masleid, Robert Paul; Dholabhai, Vatsal, Circuit with enhanced mode and normal mode.
  9. Masleid, Robert Paul; Kowalczyk, Andre, Circuits and methods for detecting and assisting wire transitions.
  10. Masleid, Robert Paul, Configurable delay chain with stacked inverter delay elements.
  11. Masleid, Robert Paul, Configurable delay chain with switching control for tail delay elements.
  12. Masleid, Robert Paul, Configurable tapered delay chain with multiple sizes of delay elements.
  13. Uemura, Taiki; Tosaka, Yoshiharu, Data holding circuit.
  14. Dicke Curtis J. (Colorado Springs CO), Gate output driver using slew-rate control.
  15. Sribhashyam,Sarathy; Hoff,David; Li,Ken Ming, Glitch free reset circuit.
  16. Ali, Shahid; Dharne, Shivraj G., Glitch removal circuit.
  17. Lee Kun-Ming (Taipei TWX) Hwang Ching-Dong (Keelung TWX), Interface control circuit with active circuit charge or discharge.
  18. Tomioka Ichiro (Hyogo JPX) Ueda Masahiro (Hyogo JPX) Arakawa Takahiko (Hyogo JPX) Hanibuchi Toshiaki (Hyogo JPX) Okuno Yoshihiro (Hyogo JPX), Inverter circuit.
  19. Masleid, Robert P, Inverting zipper repeater circuit.
  20. Masleid, Robert P., Inverting zipper repeater circuit.
  21. Masleid, Robert Paul, Inverting zipper repeater circuit.
  22. Masleid, Robert, Leakage efficient anti-glitch filter.
  23. Masleid,Robert Paul, Leakage efficient anti-glitch filter.
  24. Masleid,Robert Paul, Leakage efficient anti-glitch filter with variable delay stages.
  25. Schenck Stephen R. (McKinney TX), Low noise output circuit.
  26. Stakely Barry L. ; Jaritz Ernesto ; Epley Phillip R. ; Shishkoff Alexis, Method and apparatus for correcting imperfectly equalized bipolar signals.
  27. Austin H. Lesea ; Peter H. Alfke ; Jennifer Wong ; Steven P. Young, Method and apparatus for discriminating against signal interference.
  28. Komyo,Masayasu, Noise elimination circuit.
  29. McClure David C. (Carrollton TX), Noise tolerant input buffer.
  30. Masleid, Robert Paul, Power efficient multiplexer.
  31. Masleid, Robert Paul, Power efficient multiplexer.
  32. Masleid, Robert Paul, Power efficient multiplexer.
  33. Masleid, Robert Paul, Power efficient multiplexer.
  34. Masleid,Robert Paul, Power efficient multiplexer.
  35. Nakazato, Takaaki; Asano, Toru; Takahashi, Osamu; Dhong, Sang; Kawasumi, Atsushi, Pulse generating circuit.
  36. Masleid, Robert Paul; Dholabhai, Vatsal; Klingner, Christian, Repeater circuit having different operating and reset voltage ranges, and methods thereof.
  37. Masleid, Robert Paul; Dholabhai, Vatsal, Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability.
  38. Osame, Mitsuaki; Anzai, Aya, Shift register and driving method thereof.
  39. Osame, Mitsuaki; Anzai, Aya, Shift register and driving method thereof.
  40. Tomisawa Norio (Hamamatsu JPX), Signal delay device.
  41. Masleid, Robert P.; Burr, James B., Stacked inverter delay chain.
  42. Otani, Naoki; Ogawa, Yasushige, Switching circuit.
  43. Kubinec James J. (Incline Village NV), Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로