최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0898522 (1986-08-21) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 21 인용 특허 : 4 |
An error-checking system in which two substantially identical modules are checked by comparing the outputs (43, 63) from the chip logic (41, 61) on each modules with each other. One module is designated a master and the other module is designated a checker. The compare logic (46 or 66) is functional
In an error-checking system in which two substantially identical modules (20, 22) connected to a common bus (23) are checked by comparing the outputs (43, 63) of chip logic (41, 61) on each module with each other, and wherein at any particular time one module is designated a master and the other mod
※ AI-Helper는 부적절한 답변을 할 수 있습니다.