$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Apparatus for on-line checking and reconfiguration of integrated circuit chips

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-011/20
출원번호 US-0898522 (1986-08-21)
발명자 / 주소
  • Johnson David B. (Portland OR) Kenoyer Stanley (Forest Grove OR) Myers Mark S. (Portland OR) Nilsson Sven (Deisenhofen DEX)
출원인 / 주소
  • Intel Corporation (Santa Clara CA 02)
인용정보 피인용 횟수 : 21  인용 특허 : 4

초록

An error-checking system in which two substantially identical modules are checked by comparing the outputs (43, 63) from the chip logic (41, 61) on each modules with each other. One module is designated a master and the other module is designated a checker. The compare logic (46 or 66) is functional

대표청구항

In an error-checking system in which two substantially identical modules (20, 22) connected to a common bus (23) are checked by comparing the outputs (43, 63) of chip logic (41, 61) on each module with each other, and wherein at any particular time one module is designated a master and the other mod

이 특허에 인용된 특허 (4)

  1. Censier Lucien (Conflans FR) Recoque Alice Maria (Chatenet Malabry FR), Bi-processor data handling system including automatic control of exchanges with external equipment and automatically act.
  2. Murphy Richard D. (Monroe CT) Clelford Douglas H. (Shelton CT), Complementary commands in fail-operational, fail-safe multi-computer control system.
  3. Works George A. (Stow MA), Distributed signal processing system.
  4. Julich Paul M. (Indialantic FL) Pearce Jeffrey B. (Melbourne FL), Fault detection and redundancy management system.

이 특허를 인용한 특허 (21)

  1. Johnson David B. (Portland OR) Myers Mark S. (Portland OR) Riggs Eileen (Hillsboro OR), Apparatus for self checking of functional redundancy check (FRC) logic.
  2. Rhodehamel Michael W. ; Sarangdhar Nitin V. ; Pathikonda Chakrapani, Auto-configuration support for multiple processor-ready pair or FRC-master/checker pair.
  3. Toms John Shackelford ; Brown Steven M. ; Miller William L. ; Weller George V. ; Russell Scott H. ; Branc Joseph R. ; Sweeton David C. ; Mikolajczak Matthew M., Communications network for identifying the location of articles relative to a floor plan.
  4. Toms John Shackelford ; Brown Steven M. ; Miller William L. ; Weller George V. ; Russell Scott H. ; Branc Joseph R. ; Sweeton David C. ; Mikolajczak Matthew M., Communications network for identifying the location of articles relative to a floor plan.
  5. Hurst David C. (Knowle GB2) Brearley Malcolm (Solihull GB2), Dual computer cross-checking system.
  6. Fujiwara Hirokatsu (Hadano JPX) Yamagata Ryo (Sagamihara JPX), Fault detecting apparatus for a microprocessor system.
  7. John Shackelford Toms ; Steven M. Brown ; William L. Miller ; George V. Weller ; Scott H. Russell ; Joseph R. Branc ; David C. Sweeton ; Matthew M. Mikolajczak, Furniture unit having a modular communication network.
  8. Toms John Shackelford ; Brown Steven M. ; Miller William L. ; Weller George V. ; Russell Scott H. ; Branc Joseph R. ; Sweeton David C. ; Mikolajczak Matthew M., Furniture unit having a modular communication network.
  9. Toms John Shackelford ; Brown Steven M. ; Miller William L. ; Weller George V. ; Russell Scott H. ; Branc Joseph R. ; Sweeton David C. ; Mikolajczak Matthew M., Furniture unit having a modular communication network.
  10. Fisch Matthew A. ; Rhodehamel Michael W. ; Sarangdhar Nitin, Initialization mechanism for symmetric arbitration agents.
  11. Bigbee, Bryant E.; Kaushik, Shivnandan; Crossland, James B., Method and apparatus for functional redundancy check mode recovery.
  12. Lee Sherman ; Kyle David G., Method for changing operation of circuitry in a CPU based on a statistic of performance of the CPU.
  13. Sherman Lee ; David G. Kyle, Method for identifying and correcting error in a central processing unit.
  14. Lee Sherman ; Kyle David G., Method for identifying and correcting errors in a central processing unit.
  15. Toms John Schackelford (University Heights OH) Brown Steven M. (Grand Rapids MI) Miller William L. (Ada MI) Weller George V. (Grand Rapids MI) Russell Scott H. (Kalamazoo MI) Branc Joseph R. (Grand R, Method of configuring a furniture utility distribution system.
  16. Lee Sherman ; Kyle David G., Port for fine tuning a central processing unit.
  17. Cordero, Edgar R.; Dell, Timothy J.; Henderson, Joab D.; Sabrowski, Jeffrey A.; Saetow, Anuwat; Sethuraman, Saravanan, Self monitoring and self repairing ECC.
  18. Cordero, Edgar R.; Dell, Timothy J.; Henderson, Joab D.; Sabrowski, Jeffrey A.; Saetow, Anuwat; Sethuraman, Saravanan, Self monitoring and self repairing ECC.
  19. Doi Toshio (Kokubunji JPX) Hayashi Takehisa (Kodaira JPX) Ishibashi Kenichi (Kokubunji JPX), Semiconductor integrated circuit device.
  20. Needham, Thomas D.; Tanoue, Bryan K.; Turner, Jeffrey M., Synchronizing cross checked processors during initialization by miscompare.
  21. Needham,Thomas D.; Tanoue,Bryan K.; Turner,Jeffrey M., Synchronizing cross checked processors during initialization by miscompare.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트