최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0070265 (1987-07-06) |
우선권정보 | EP-0111642 (1986-08-22) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 9 인용 특허 : 10 |
An integrated (silicon based) packaging/wiring structure provides for VLSI chips 4 to be placed within openings of somewhat larger size in a semiconductor interconnection wafer (IW, 2) supported by a carrier 1. The interconnection wafer 2 includes multilevel (ML) wiring planes and incorporated circu
Integrated wiring system for at least one circuit chip comprising: a carrier structure including buried power supply rails; a semiconductor interconnection wafer positioned above said carrier structure and having multilevel wiring planes and openings having at least one circuit chip located therein;
※ AI-Helper는 부적절한 답변을 할 수 있습니다.