$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

GaAs MESFET 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/205
  • H01L-029/80
출원번호 US-0120569 (1987-11-10)
발명자 / 주소
  • Holm Paige M. (Tempe AZ) Moyer Curtis D. (Phoenix AZ)
출원인 / 주소
  • Motorola Inc. (Schaumburg IL 02)
인용정보 피인용 횟수 : 20  인용 특허 : 7

초록

A vertical III-V compound MESFET is provided. The MESFET has a buried P-type layer which separates the source and the drain regions. A small N-type region in the buried P layer connects the source channel to the drain area. This opening in the buried P layer is located underneath the Schottky gate.

대표청구항 ▼

A vertical III-V compound device having IIIV compound semiconductor substrate of a first conductivity; a first layer on the substrate of the first conductivity; a buried layer of a second conductivity having an opening therein and the opening being of the first conductivity; a second layer of the fi

이 특허에 인용된 특허 (7)

  1. Calviello Joseph A. (Kings Park NY), Buried channel MESFET with backside source contact.
    상세보기
  2. Baliga Bantval J. (Clifton Park NY), Inversion-mode insulated-gate gallium arsenide field-effect transistors.
    상세보기
  3. Pitzer, Dorman C.; Rice, Edward J., Method of making shadow isolated metal DMOS FET device.
    상세보기
  4. Nishizawa Jun-ichi (Sendai JPX), Semiconductor device.
    상세보기
  5. Jackson Thomas N. (Ossining NY), Vertical MESFET with mesa step defining gate length.
    상세보기
  6. Margalit Shlomo (Pasadena CA) Yariv Amnon (San Marino CA) Rav-Noy Zeev (Los Angeles CA), Vertical Schottky barrier gate field-effect transistor in GaAs/GaAlAs.
    상세보기
  7. Valeri Stephen J. (Warren MI) MacIver Bernard A. (Lathrup Village MI) Jain Kailash C. (Sterling Heights MI), Vertical depletion-mode j-MOSFET.
    상세보기

이 특허를 인용한 특허 (20)

  1. Ashraf W. Lotfi ; Jian Tan, GaAs MOSFET having low capacitance and on-resistance and method of manufacturing the same.
    상세보기
  2. Bedell, Stephen W.; Sosa Cortes, Norma; Fogel, Keith E.; Sadana, Devendra; Shahidi, Ghavam; Shahrjerdi, Davood, Heterojunction III-V photovoltaic cell fabrication.
    상세보기
  3. Disney, Donald R.; Shah, Hemal N., Method and system for co-packaging gallium nitride electronics.
    상세보기
  4. Disney, Donald R.; Shah, Hemal N., Method and system for co-packaging vertical gallium nitride power devices.
    상세보기
  5. Shah, Hemal N.; Disney, Donald R., Method and system for interleaved boost converter with co-packaged gallium nitride power devices.
    상세보기
  6. Shah, Hemal N.; Disney, Donald R.; Namagerdi, Heratch Amirkhani, Method and system for operating gallium nitride electronics.
    상세보기
  7. Baliga Bantval Jayant, Methods of forming silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therei.
    상세보기
  8. Kizilyalli, Isik C.; Nie, Hui; Edwards, Andrew P.; Romano, Linda; Bour, David P.; Brown, Richard J.; Prunty, Thomas R., Monolithically integrated vertical JFET and Schottky diode.
    상세보기
  9. Kizilyalli, Isik C.; Nie, Hui; Edwards, Andrew P.; Romano, Linda; Bour, David P.; Brown, Richard J.; Prunty, Thomas R., Monolithically integrated vertical JFET and Schottky diode.
    상세보기
  10. Kizilyalli, Isik C.; Nie, Hui; Edwards, Andrew P.; Romano, Linda; Bour, David P.; Brown, Richard J.; Prunty, Thomas R., Monolithically integrated vertical JFET and Schottky diode.
    상세보기
  11. Bedell, Stephen W.; Cortes, Norma Sosa; Fogel, Keith E.; Sadana, Devendra; Shahrjerdi, Davood, Multijunction photovoltaic cell fabrication.
    상세보기
  12. Bedell, Stephen W.; Sosa Cortes, Norma; Fogel, Keith E.; Sadana, Devendra; Shahrjerdi, Davood, Multijunction photovoltaic cell fabrication.
    상세보기
  13. Chan Kevin Kok ; Chu Jack Oon ; Ismail Khalid EzzEldin,EGX ; Rishton Stephen Anthony ; Saenger Katherine Lynn, Scalable MOS field effect transistor.
    상세보기
  14. Friedrichs, Peter; Mitlehner, Heinz; Schorner, Reinhold, Semiconductor construction with buried island region and contact region.
    상세보기
  15. Malhi Satwinder, Semiconductor device with composite drift region.
    상세보기
  16. Singh Ranbir, Silicon carbide horizontal channel buffered gate semiconductor devices.
    상세보기
  17. Bedell, Stephen W.; Fogel, Keith E.; Sadana, Devendra; Shahrjerdi, Davood; Sosa Cortes, Norma E.; Wacaser, Brent A., Single-junction photovoltaic cell.
    상세보기
  18. Bedell, Stephen W.; Sosa Cortes, Norma E.; Fogel, Keith E.; Sadana, Devendra; Shahrjerdi, Davood; Wacaser, Brent A., Single-junction photovoltaic cell.
    상세보기
  19. Basu, Anirban; Cheng, Cheng-Wei; Haensch, Wilfried E.; Majumdar, Amlan; Shiu, Kuen-Ting, Vertical field effect transistors with controlled overlap between gate electrode and source/drain contacts.
    상세보기
  20. Basu, Anirban; Cheng, Cheng-Wei; Haensch, Wilfried E.; Majumdar, Amlan; Shiu, Kuen-Ting, Vertical field effect transistors with controlled overlap between gate electrode and source/drain contacts.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로