$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

Method of molding a protective cover on a pin grid array

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) B29C-045/02    B29C-045/16   
미국특허분류(USC) 264/263 ; 264/27215 ; 264/27217 ; 437/211
출원번호 US-0037745 (1987-04-13)
우선권정보 JP-0087081 (1986-04-17)
발명자 / 주소
출원인 / 주소
인용정보 피인용 횟수 : 19  인용 특허 : 9
초록

In a method of forming a protective cover of a pin grid array in which a semiconductor chip is mounted on an upper surface of a resin board having a plurality of contact pins on a lower surface thereof, the pin grid array is inserted in a recess of a lower mold so as to be at a level lower than an upper surface of the lower mold and to leave a space therearound, the lower mold having the recess for receiving the resin board, grooves, formed on a bottom of the recess, for receiving the contact pins, and projections, formed on a peripheral portion of the r...

대표
청구항

A method of forming a protective cover of a pin grid array in which a semiconductor chip is mounted on an upper surface of a resinuous printed circuit board having a plurality of contact pins on a lower surface thereof, comprising the steps of: inserting the pin grid array in a recess of a lower mold so as to position at a lower level than the upper surface of the lower mold and to leave a space therearound, the lower mold having the recess for receiving the resinuous printed circuit board, grooves formed on the bottom of the recess for receiving the con...

이 특허를 인용한 특허 피인용횟수: 19

  1. Furukawa, Koji. Connector. USP2014078770988.
  2. Nguyen Tan ; Mitchell Craig S. ; Distefano Thomas H.. Encapsulation of microelectronic assemblies. USP2001126329224.
  3. Nguyen, Tan; Mitchell, Craig S.; DiStefano, Thomas H.. Encapsulation of microelectronic assemblies. USP2003046541874.
  4. Koike, Yasuhiro; Saito, Hidefumi; Okawa, Katsumi; Iimura, Junichi. Hybrid integrated circuit device and manufacturing method thereof. USP2005126975024.
  5. Kwan, Yiu Fai; Chan, Tat Chi; Chan, Wai; Lee, Chi Chung. Leadframe treatment for enhancing adhesion of encapsulant thereto. USP2011098012886.
  6. Spanjer Keith G. (Scottsdale AZ) Flowers Dervin L. (Scottsdale AZ). Method for improving the adhesion of a plastic encapsulant to copper containing leadframes. USP1990084946518.
  7. Rose Ren (Voisin le Bretonneux FRX). Method for manufacturing memory cards. USP1990104961893.
  8. Nishihara Syoujirou,JPX ; Nishinaka Teruaki,JPX. Method for packaging electronic device. USP1998075779958.
  9. Falcone Frank ; Lewis Alan ; Newbold John. Method of encapsulating a wire bonded die. USP2000026022583.
  10. Mollet Jean P. (La Celle Saint Cloud FRX) Rose Ren (Voisin le Bretonneux FRX). Method of making cards having graphics elements thereon. USP1991075030407.
  11. Iimura, Junichi; Okawa, Katsumi; Koike, Yasuhiro; Saito, Hidefumi. Method of manufacturing a hybrid integrated circuit device. USP2005126974727.
  12. Kuah, Teng Hock; Ho, Shu Chuen; Vath, III, Charles Joseph; Lim, Loon Aik; Hui, Man Ho; Koh, Juay Sim. Mold and method for encapsulation of electronic device. USP2004086770163.
  13. Chia Chok J. ; Lim Seng-Sooi ; Low Qwai H.. Molded array integrated circuit package. USP2000096114189.
  14. Kim, Hyun Tae; Park, Tae Sang; Moon, Young Jun; Hong, Soon Min. Molding method of printed circuit board assembly. USP2015119197026.
  15. Hayworth, Wilson; Dattaguru, Sriram. Multiple array and method of making a multiple array. USP2003026515842.
  16. Dibble Eric P. ; Laine Eric H. ; MacQuarrie Stephen W.. Pin attach structure for an electronic package. USP1999095952716.
  17. Eric P. Dibble ; Eric H. Laine ; Stephen W. MacQuarrie. Process of producing plastic pin grid array. USP2002086438830.
  18. Rubenstein, Brandon; Nattkemper, Roger; Daniel, Eric. Retractable protection apparatus for electronic device pins. USP2009067544072.
  19. Wimberger Friedl, Reinhold; Broeksema, Egbert; Deeben, Henricus A.C.. Synthetic resin capping layer on a printed circuit. USP2003126665192.