$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Plastic molded pin-grid-array power package 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/28
출원번호 US-0191462 (1988-05-09)
발명자 / 주소
  • Chia Chok J. (Santa Clara CA)
출원인 / 주소
  • National Semiconductor Corporation (Santa Clara CA 02)
인용정보 피인용 횟수 : 33  인용 특허 : 3

초록

A molded pin-grid-array package includes a heat sink available at the face opposite to the pins. The heat sink is secured to a printed wiring board that has plated through holes therein that form the desired pin-grip-array and wires are secured in the holes to form the package pins. The heat sink co

대표청구항

A molded pin-grid-array power package comprising: a printed wiring board having plated through holes and including a plurality of package pins secured therein to extend from a first face to form a pin grid array; said printed wiring board having a central aperture and a heat sink plate attached to t

이 특허에 인용된 특허 (3)

  1. Chia Chok J. (Santa Clara CA), Molded pin grid array package GPT.
  2. Theobald Paul R. (Signal Mountain TN), Plastic chip carrier package.
  3. Muehling Richard (Cranston RI), Plastic pin grid array chip carrier.

이 특허를 인용한 특허 (33)

  1. Saxelby ; Jr. John R. ; Hedlund ; III Walter R., Apparatus for circuit encapsulation.
  2. Bolken, Todd O.; Peters, David L., Apparatus for encapsulating a multi-chip substrate array.
  3. Bolken,Todd O.; Peters,David L., Apparatus for encapsulating a multi-chip substrate array.
  4. Weber Patrick O., Apparatus for encapsulating electronic packages.
  5. Weber Patrick O. (San Jose CA), Apparatus for encapsulating electronic packages.
  6. Johnson, Mark S.; Bolken, Todd O., Asymmetric transfer molding method and an asymmetric encapsulation made therefrom.
  7. Huang,Cheng Wei; Yao,Kuang Wei, Chip package.
  8. John R. Saxelby, Jr. ; Walter R. Hedlund, III, Circuit encapsulation.
  9. Saxelby, Jr., John R.; Hedlund, III, Walter R., Circuit encapsulation.
  10. Saxelby ; Jr. John R. ; Hedlund ; III Walter R., Circuit encapsulation process.
  11. Horton Raymond Robert ; Lanzetta Alphonso Philip ; Milewski Joseph Maryan ; Mok Lawrence S. ; Montoye Robert Kevin ; Shaukatulla Hussain, Electronic package with interconnected chips.
  12. Boutin Lynda,CAX ; Letourneau Martial A.,CAX ; Tetreault Real,CAX, Integrated circuit chip package.
  13. Enomoto Yoshinari,JPX ; Kajiwara Satomi,JPX, Integrated circuit device.
  14. Enomoto Yoshinari,JPX ; Kajiwara Satomi,JPX, Integrated circuit device.
  15. Enomoto Yoshinari,JPX ; Kajiwara Satomi,JPX, Integrated circuit device.
  16. Westberg David,SEX, Method and an arrangement for the electrical contact of components.
  17. Bolken, Todd O.; Peters, David L., Method and apparatus for encapsulating a multi-chip substrate array.
  18. Bolken, Todd O.; Peters, David L., Method for encapsulating a multi-chip substrate array.
  19. Wood Alan G. ; Farnworth Warren M. ; Hembree David R., Method for fabricating a carrier for testing unpackaged semiconductor dice.
  20. Horton Raymond Robert ; Lanzetta Alphonso Philip ; Milewski Joseph Maryan ; Mok Lawrence S. ; Montoye Robert Kevin ; Shaukatulla Hussain, Method of fabricating an electronic package with interconnected chips.
  21. Thomas H. Distefano ; Craig S. Mitchell, Methods of encapsulating a semiconductor chip using a settable encapsulant.
  22. Johnson, Mark S.; Bolken, Todd O., Overmolding encapsulation process and encapsulated article made therefrom.
  23. Liu, Tai-Hui, Package structure of photodiode and forming method thereof.
  24. Khiang,Wang Chuen, Packaging of a microchip device.
  25. Khiang,Wang Chuen, Packaging of a microchip device.
  26. Dumoulin Ann,BEX ; Heerman Marcel,BEX ; Roggen Jean,BEX ; Beyne Eric,BEX ; Hoof Rita van,BEX, Polymer stud grid array.
  27. Kazuaki Sorimachi JP; Masayoshi Kikuchi JP, Resin sealed semiconductor device utilizing a clad material heat sink.
  28. Siegel Harry M. (Hurst TX) Hundt Michael J. (Double Oak TX) Kelappan Krishnan (Carrollton TX), Socketed integrated circuit package.
  29. Reiss,Martin; Legen,Anton; Carmona,Manuel; Nocke,Kerstin, Substrate-based housing component with a semiconductor chip.
  30. Rostoker Michael D. ; Pasch Nicholas F., Systems having advanced pre-formed planar structures.
  31. McMillan John R. (Southlake TX) Maslakow William H. (Lewisville TX) Castro Abram M. (Fort Worth TX), Thermally enhanced chip carrier package.
  32. Weber Patrick O. (San Jose CA) Brueggeman Michael A. (Mountain View CA), Transfer modlded electronic package having a passage means.
  33. Boutin Lynda,CAX ; Letourneau Martial A.,CAX ; Tetreault Real,CAX, Transfer molding method for forming integrated circuit package.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로