$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Time-division-multiplexed data transmission system

국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H04J-003/00
출원번호 US-0252576 (1988-09-30)
발명자 / 주소
  • Zukowski Charles (Yorktown Heights NY)
출원인 / 주소
  • The Trustees of Columbia University in the City of New York (New York NY 02)
인용정보 피인용 횟수 : 13  인용 특허 : 4

초록

An improved serial data transmission system employs a skewing network to selectively skew each of the plurality of input signals by a successively increasing integral multiple of the average period of the multiplexed output signal. The skewed signals are merged in a combinatorial merging network hav

대표청구항

A time-division multiplexer having a plurality of first conductors each for receiving a respective input signal having a first or second state, the state of each input signal changing no more frequently than a first periodic rate having a first period, and having an output conductor for providing a

이 특허에 인용된 특허 (4)

  1. Buchner Johannes B. (Hilversum NLX), Higher order digital transmission system including a multiplexer and a demultiplexer.
  2. Lam Nim C. (Sunnyvale CA), Multiplexer with inhibit for ECL gate array.
  3. Jeffery Philip A. (Mesa AZ) Reed L. J. (Gilbert AZ) Spangler Harold L. (Mesa AZ), Output multiplexer having one gate delay.
  4. Hildebrand David B. (Bedford TX) Karoly David E. (Colorado Springs CO), Pipeline multiplexer.

이 특허를 인용한 특허 (13)

  1. Igor Kostarnov, Apparatus and method for implementing a multiplexer.
  2. Wu Shengquan ; Grey Phares J., Circuit and method for selectively delaying electrical signals.
  3. Yamada Yoshiko (Amagasaki JPX), Communication circuit fault detector.
  4. Soda, Keiichi; Ichihashi, Tatsuki, Communication network, and master device, slave device, multiplexer and switch constituting the communication network.
  5. Wakayama,Shigetoshi; Okano,Hiroshi; Hirose,Yoshio, Data transfer circuit between different clock regions.
  6. Dzung Joseph Tran ; Mark W. Acuff, Digital electronic circuit for use in implementing digital logic functions.
  7. Tran Dzung Joseph ; Acuff Mark W., Digital electronic circuit for use in implementing digital logic functions.
  8. Jeong Deog-Kyoon,KRX, High speed serial link for fully duplexed data communication.
  9. Nguyen,Toan Thanh; Tran,Thungoc M.; Shumarayev,Sergey, Integrated circuit serializers with two-phase global master clocks.
  10. Foley, Sean; Williams, Bertrand J., Low power deserializer circuit and method of using same.
  11. McClellan Brett ; Leung Michael ; Fu Leo ; Jeon Taehyun, Parity insertion with precoder feedback in a PRML read channel.
  12. Kim,Sung Kee; Lee,Han Lim; Oh,Yun Je; Hwang,Seong Taek, Precoder and optical duo-binary transmission apparatus using the same.
  13. Yonenaga, Kazushige; Yoneyama, Mikio; Murata, Koichi; Miyamoto, Yutaka, Precoding circuit and precoding-mulitplexing circuit for realizing very high transmission rate in optical fiber communication.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트