$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Pin grid array package

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/28
출원번호 US-0277577 (1988-11-29)
우선권정보 JP-0087081 (1986-04-17)
발명자 / 주소
  • Komathu Kathuzi (Kawagoe JPX)
출원인 / 주소
  • Citizen Watch Co., Ltd. (Tokyo JPX 03)
인용정보 피인용 횟수 : 9  인용 특허 : 10

초록

In a method of forming a protective cover of a pin grid array in which a semiconductor chip is mounted on an upper surface of a resin board having a plurality of contact pins on a lower surface thereof, the pin grid array is inserted in a recess of a lower mold so as to be at a level lower than an u

대표청구항

A pin grid array package comprising: a resinous printed circuit board having an upper surface and a lower surface; a semiconductor chip mounted directly on the upper surface of the resinous printed circuit board; a plurality of contact pins on the lower surface of the circuit board; a protective cov

이 특허에 인용된 특허 (10)

  1. Engel Peter A. (Binghamton NY) Strope Douglas H. (Apalachin NY) Wray Thomas E. (Vestal NY), Displacement compensating module.
  2. Pearce, David W., Encapsulated assemblies.
  3. Langham Jack K. (Croydon GB2), Method and apparatus for molding an electrical plug with internal protective cap.
  4. Toggart Victor J. (San Jose CA) Kingsbury Richard F. (San Jose CA) Herendeen Robert O. (Los Altos CA), Method for making display device.
  5. Katagiri Shuhei (Tokyo JPX) Donuma Kenichi (Koshigaya JPX) Ohashi Makoto (Kawasaki JPX), Method for manufacturing a module for a fiber optic link.
  6. Bouchard Andre C. (Peabody MA) Hall ; Jr. Harold H. (Marblehead MA), Method of encapsulating a photoflash lamp using a powdered resin.
  7. Coucoulas Alexander (Bridgewater Township ; Somerset County NJ), Method of forming an integrated circuit assembly.
  8. Chia Chok J. (Santa Clara CA), Method of molding a pin grid array package.
  9. Chia Chok J. (Santa Clara CA), Molded pin grid array package GPT.
  10. Rawlings David A. (Stansted Mountfitchet GBX) Potter William D. (Bishops Stortford GBX), Surgical dressing.

이 특허를 인용한 특허 (9)

  1. Weber Patrick O., Apparatus for encapsulating electronic packages.
  2. Weber Patrick O. (San Jose CA), Apparatus for encapsulating electronic packages.
  3. Barrow Michael, Ball grid array integrated circuit package that has vias located within the solder pads of a package.
  4. Diehlmann Ralf,DEX ; Block Volker,DEX, Electrical circuit.
  5. Kawabata,Katsuhiko; Teraoka,Hiroki; Tamai,Mikitaka; Osaka,Hiroshi, Method for producing a battery pack and a battery pack produced therein.
  6. Rubenstein, Brandon; Nattkemper, Roger; Daniel, Eric, Retractable protection apparatus for electronic device pins.
  7. Wong, Wai Keong; Leow, Yi Mei; Ong, Lan Yit, Substrate with corner cut-outs and semiconductor device assembled therewith.
  8. Rostoker Michael D. ; Pasch Nicholas F., Systems having advanced pre-formed planar structures.
  9. Weber Patrick O. (San Jose CA) Brueggeman Michael A. (Mountain View CA), Transfer modlded electronic package having a passage means.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트