$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device having a time delay function

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-019/094
출원번호 US-0313893 (1989-02-23)
우선권정보 KR-0006916 (1988-06-09)
발명자 / 주소
  • Kim Chang-Hyun (Seoul KRX) Choi Won-Tae (Busan KRX)
출원인 / 주소
  • SamSung Electronic Co., Ltd. (Suwon KRX 03)
인용정보 피인용 횟수 : 12  인용 특허 : 9

초록

A delay circuit for a semiconductor integrated circuit having an unvaried delay time without the deterioration of a signal propagation characteristic under the influence of a voltage source and an ambient temperature. The semiconductor device includes a first complementary metal-oxide-semiconductor

대표청구항

A semiconductor device having a time delay function comprising: a first complementary metal-oxide-semiconductor (CMOS) inverter including a first P-channel transistor and a first N-channel transistor serially connected with said first P-channel transistor; an input terminal connected to gates of sai

이 특허에 인용된 특허 (9)

  1. Wacyk Ihor T. (Bridgewater NJ), Actively controlled input buffer.
  2. Magee Terence E. (Fulbourn GB2), CMOS buffer circuit.
  3. Hofmann ; Ruediger, Circuit arrangement for monitoring the function of a dynamic decoder circui t.
  4. Koike Hideharu (Yokohama JPX), D-Latch circuit using CMOS transistors.
  5. Mimoto Toshio (Osaka JPX), Decoder circuit for MOS memory of a redundant structure.
  6. Stewart Roger G. (Neshanic Station NJ), Level shift circuit.
  7. Allgood Robert N. (Austin TX) Peterson Joe W. (Austin TX) Whatley Roger A. (Austin TX), MOS Analog switch driven by complementary, minimally skewed clock signals.
  8. Kano Mitsunari (Seto JPX), Method and system for protecting information recorded in information medium.
  9. O\Leary Paul (Gundelfingen DEX), Mosfet integrated delay line for digital signals.

이 특허를 인용한 특허 (12)

  1. Ishii Toshio,JPX, Delay circuit on a semiconductor device.
  2. Kwon Gyu Wan,KRX, Delay circuit providing constant delay regardless of variations in power supply.
  3. Yamashina Masakazu (Tokyo JPX) Mizuno Masayuki (Tokyo JPX), Integrated digital circuit.
  4. Fotouhi Bahram ; Gregorian Roubik, Negative charge pump circuit.
  5. Masleid, Robert Paul, Power efficient multiplexer.
  6. Masleid, Robert Paul, Power efficient multiplexer.
  7. Masleid, Robert Paul, Power efficient multiplexer.
  8. Sze, Jhy-Jyi; Hseih, Biay-Cheng; Wuu, Shou-Gwo, Power supply circuit with positive and negative feedback loops.
  9. Kapoor Ashok K., Self-aligned twin well process.
  10. Kapoor Ashok K., Self-aligned twin well process.
  11. Tai,Liang Pin; Chen,Jiun Chiang, Switching circuit using multiple common-drain JFETs for good heat dissipation capability and small PCB layout area.
  12. Tai,Liang Pin; Chen,Jiun Chiang, Switching circuit using multiple common-drain JFETs for good heat dissipation capability and small PCB layout area.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트