$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Integrated circuit chip assembly utilizing selective backside deposition 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/02
출원번호 US-0252234 (1988-09-30)
발명자 / 주소
  • Lee Soong H. (Potomac MD) Lau Chun L. (Colorado Springs CO) Buck Daniel C. (Hanover MD) Dawson Dale E. (Glen Burnie MD)
출원인 / 주소
  • Westinghouse Electric Corp. (Pittsburgh PA 02)
인용정보 피인용 횟수 : 10  인용 특허 : 9

초록

The invention is an improved integrated circuit chip assembly which provides enhanced heat transfer from active electronic devices of the integrated circuit by significantly reducing the thickness of the substrate and providing the necessary structural support through a thermally conducting spacing

대표청구항

In an integrated circuit chip assembly having an integrated circuit and at least one microstrip transmission line disposed on a first side of a dielectric substrate and a ground plane acting at least as a heat sink, with the substrate further having a second surface and a predetermined thickness, th

이 특허에 인용된 특허 (9)

  1. Baldwin Graham J. (Cheltenham GB2) McCann Michael O. (Wotton-Under-Edge GB2), Chip-carrier substrates.
  2. Kohara, Masanobu; Nakao, Shin; Shibata, Hiroshi, Dimensionally stable semiconductor device.
  3. Ehlert Michael R. (Beaverton OR) Helderman Earl R. (Hillsboro OR), Heat sink device using composite metal alloy.
  4. Iwasaki Masami (Kawasaki JPX), High current press pack semiconductor device having a mesa structure.
  5. Westermeier Heinz (Neubiberg DEX), Laser diode with uniform mechanical stress and/or heat dissipation.
  6. Koopman Nicholas George (Hopewell Junction NY), Method for making conduction-cooled circuit package.
  7. Tracy ; John M., Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components.
  8. Adlerstein, Michael G., Semiconductor structures and manufacturing methods.
  9. Varteresian Michael G. (Watertown MA) Steele S. Robert (Sudbury MA), Semiconductor structures and manufacturing methods.

이 특허를 인용한 특허 (10)

  1. Fariborz Assaderaghi ; Tze-Chiang Chen ; K. Paul Muller ; Edward Joseph Nowak ; Devendra Kumar Sadana ; Ghavam G. Shahidi, Double SOI device with recess etch and epitaxy.
  2. Assaderaghi, Fariborz; Chen, Tze-chiang; Muller, K. Paul; Nowak, Edward J.; Sadana, Devendra K.; Shahidi, Ghavam G., Ground-plane device with back oxide topography.
  3. Greeff, Roy, Method of fabricating a microstrip line dielectric overlay.
  4. Greeff,Roy, Microstrip line dielectric overlay.
  5. Greeff,Roy, Microstrip line dielectric overlay.
  6. Kinsman Larry D. ; Akram Salman, Semiconductor device, ball grid array connection system, and method of making.
  7. Kinsman, Larry D.; Akram, Salman, Semiconductor device, ball grid array connection system, and method of making.
  8. Kinsman,Larry D.; Akram,Salman, Semiconductor device, ball grid array connection system, and method of making.
  9. Larry D. Kinsman ; Salman Akram, Semiconductor device, ball grid array connection system, and method of making.
  10. Robinson, Brett D., Testing apparatus for a high speed communications jack and methods of operating the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로