$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Generating efficient code for a computer with dissimilar register spaces 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/45
출원번호 US-0285459 (1988-12-16)
발명자 / 주소
  • Hopkins Martin E. (Chappaqua NY) Warren
  • Jr. Henry S. (Ossining NY)
출원인 / 주소
  • International Business Machines Corporation (Armonk NY 02)
인용정보 피인용 횟수 : 25  인용 특허 : 1

초록

A compiler generates compiled object code from source code of a computer program in a manner that produces efficient object code for a computer with dissimilar register spaces. The technique comprising the steps of (1) generating code that references symbolic registers in which the register class is

대표청구항

In a compiler which generates compiled object code from source code of a computer program, a computer performed method of generating efficient object code for a computer with dissimilar register spaces comprising the steps of: generating by a computer code that references symbolic registers in which

이 특허에 인용된 특허 (1)

  1. Chaitin Gregory J. (Yorktown Heights NY), Register allocation and spilling via graph coloring.

이 특허를 인용한 특허 (25)

  1. Blandy, Geoffrey Owen, Apparatus and method for an enhanced integer divide in an IA64 architecture.
  2. Blandy, Geoffrey Owen; Johnson, Andrew, Apparatus and method for avoiding deadlocks in a multithreaded environment.
  3. Blandy, Geoffrey Owen, Apparatus and method for creating instruction bundles in an explicitly parallel architecture.
  4. Blandy, Geoffrey Owen; Johnson, Andrew; Shi, Danling, Apparatus and method for creating instruction groups for explicity parallel architectures.
  5. Blandy, Geoffrey Owen, Apparatus and method for detecting and handling exceptions.
  6. Cui, Shimin; Silvera, Raul Esteban, Code motion based on live ranges in an optimizing compiler.
  7. Aizikowitz Nava E.,ILX ; Bar-Haim Roy N.,ILX ; Edelstein Orit,ILX ; Prosser Edward Curtis ; Roediger Robert Ralph, Cooperation of global and local register allocators for better handling of procedures.
  8. Balasubramanian, Swaminathan; De, Radha M.; O'Connell, Brian M.; Vasudevan, Cheranellore, Dynamic code selection based on data policies.
  9. Doerenberg Frank ; McElroy Jim, Fault tolerant data bus.
  10. Doerenberg,Frank M. G.; Topic,Michael, Fault tolerant data communication network.
  11. Patel, Mukesh K., Java hardware accelerator using microcode engine.
  12. Patel,Mukesh K., Java hardware accelerator using microcode engine.
  13. Patel, Mukesh K.; Raval, Udaykumar R.; Vyas, Harihar J., Java hardware accelerator using thread manager.
  14. Patel Mukesh K. ; Kamdar Jay ; Ranganath V. R., Java virtual machine hardware for RISC and CISC processors.
  15. Patel, Mukesh K; Kamdar, Jay; Ranganath, Veeraganti R., Java virtual machine hardware for RISC and CISC processors.
  16. Patel,Mukesh K.; Kamdar,Jay; Ranganath,V. R., Java virtual machine hardware for RISC and CISC processors.
  17. Odnert Daryl (Boulder Creek CA) Santhanam Vatsa (Sunnyvale CA), Method and apparatus for compiling computer programs with interprocedural register allocation.
  18. Huang, Bo; Dai, Jinquan; Seed, Cotton, Method and system for assigning register class through efficient dataflow analysis.
  19. Gillet Marc J. L. (Redwood City CA), Method and system for eliminating operation codes from intermediate prolog instructions.
  20. Dickol John Edward ; Drerup Bernard Charles, Method and system for executing a non-native mode-sensitive instruction within a computer system.
  21. Dickol John Edward ; Drerup Bernard Charles ; Siegmund ; Jr. Richard, Method and system for executing a non-native stack-based instruction within a computer system.
  22. Dickol John Edward ; Drerup Bernard Charles ; Stafford James Michael ; Voigt Wendel Glenn, Method and system for translating a non-native bytecode to a set of codes native to a processor within a computer system.
  23. Hirotani Yoshiaki,JPX, Register optimizing compiler using commutative operations.
  24. Tanaka Akira (Kyoto JPX) Irimajiri Junko (Hirakata JPX) Tominaga Nobuki (Kyoto JPX), Resource assignment apparatus.
  25. Patel, Mukesh K., Virtual machine hardware for RISC and CISC processors.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로