$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Circuit for generating pulse having predetermined time period width based on trigger signal 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-021/02
  • H03K-021/10
출원번호 US-0410518 (1989-09-21)
우선권정보 JP-0242221 (1988-09-29)
발명자 / 주소
  • Kawano Mitsumo (Kumagaya JPX)
출원인 / 주소
  • Kabushiki Kaisha Toshiba (Kawasaki JPX 03)
인용정보 피인용 횟수 : 6  인용 특허 : 5

초록

A first input section inputs a first signal serving as a trigger. A second input section inputs second and third signals having phases opposite to each other to set a time period width. A first data hold section obtains a first hold output in response to the first and second signals respectively out

대표청구항

A pulse generating circuit comprising: first input means for inputting a first signal serving as a trigger; second input means for inputting second and third signals having phases opposite to each other to set a time period width; first data holding means for obtaining a first hold output in respons

이 특허에 인용된 특허 (5)

  1. Hayashi Mishio (Ohsato JPX), Continuous counting device.
  2. Sherman, Walter R., Digital pulse width doubler.
  3. Crittenden Bernard R. (Rockford IL), Digital-analog frequency error signaling.
  4. Suzuki Kazuyasu (Kodaira JPX), Frequency generating circuit.
  5. Shvartsman Vladimir A. (Louisville KY), Fundamental and harmonic pulse-width discriminator.

이 특허를 인용한 특허 (6)

  1. Joo, Jin-tae, Circuit and method for regenerating reset and clock signals and high-speed digital system incorporating the same.
  2. Lee,Jeong Woo, Circuit for controlling a delay time of input pulse and method of controlling the same.
  3. Usami Kimiyoshi (Yokohama JPX), Clock signal generator and integrated circuit including the clock signal generator.
  4. Fuse Takeshi,JPX ; Igarashi Toshiyuki,JPX ; Tani Masaaki,JPX ; Fujita Atsushi,JPX ; Tago Osamu,JPX ; Koide Shigeo,JPX ; Sugimoto Takashi,JPX, Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals.
  5. Alfke, Peter H., Glitch-suppressor circuits and methods.
  6. Kadota, Daisuke, Semiconductor device, display device, and signal loading method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로