$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Self-aligning metal interconnect fabrication 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/90
  • H01L-021/70
출원번호 US-0419284 (1989-10-10)
발명자 / 주소
  • Tsou Morris H. (San Jose CA)
출원인 / 주소
  • VLSI Technology, Inc. (San Jose CA 02)
인용정보 피인용 횟수 : 12  인용 특허 : 5

초록

In a method for fabricating a MOS device, a nitride cap is formed over a remote interconnect of gate material. In a subsequent oxide growth step, oxide is formed over another remote interconnect and transistor gates, while the nitride cap prevents oxide growth over the first remote interconnect. Thi

대표청구항

A method of forming a bridging interconnect between a current-carrying region of a transistor and a connection conductor so that said interconnect crosses without electrically contacting an intermediate noncontacting conductor, said current-carrying region being formed in a semiconductor substrate,

이 특허에 인용된 특허 (5)

  1. Rodder Mark S. (Dallas TX), Method of forming silicides having different thicknesses.
  2. Shibata Tadashi (Yokohama JPX), Method of manufacturing a semiconductor device.
  3. Khan Mahboob (Placentia CA) Godejahn ; Jr. Gordon C. (Santa Ana CA) Heimbigner Gary L. (Anaheim CA) Aghishian Noubar A. (Anaheim CA), Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devic.
  4. Godejahn ; Jr. Gordon C. (Santa Ana CA), Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines.
  5. Szluk Nicholas J. (Fort Collins CO), Totally self-aligned CMOS process.

이 특허를 인용한 특허 (12)

  1. Hiroki, Masaaki; Mase, Akira, Electro-optical device.
  2. Hiroki, Masaaki; Mase, Akira, Electro-optical device.
  3. Hiroki, Masaaki; Mase, Akira, Electro-optical display device having thin film transistors including a gate insulating film containing fluorine.
  4. Izawa Tetsuo,JPX ; Goto Hiroshi,JPX ; Hashimoto Koichi,JPX, Enhanced semiconductor integrated circuit device with a memory array and a peripheral circuit.
  5. Duke Jon, Lug-less drum ring.
  6. Hiroki,Masaaki; Mase,Akira; Yamazaki,Shunpei, Method of making an active-type LCD with digitally graded display.
  7. Maurizio Moroni IT; Cesare Clementi IT, Process for the selective formation of salicide on active areas of MOS devices.
  8. Moroni, Maurizio; Clementi, Cesare, Process for the selective formation of salicide on active areas of MOS devices.
  9. Yamazaki, Shunpei; Mase, Akira; Hiroki, Masaaki; Takemura, Yasuhiko; Zhang, Hongyong; Uochi, Hideki; Nemoto, Hideki, Semiconductor device having interlayer insulating film.
  10. Yamazaki, Shunpei; Mase, Akira; Hiroki, Masaaki; Takemura, Yasuhiko; Zhang, Hongyong; Uochi, Hideki; Nemoto, Hideki, Semiconductor display device.
  11. Yamazaki, Shunpei; Mase, Akira; Hiroki, Masaaki; Takemura, Yasuhiko; Zhang, Hongyong; Uochi, Hideki; Nemoto, Hideki, Semiconductor display device.
  12. Hall, Mark D.; Abeln, Glenn C.; Grant, John M., Trench formation in a semiconductor material.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로