최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0512401 (1990-04-19) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 85 인용 특허 : 4 |
A method is described for planarization of dielectric layers between conductor layers in multilayer metallurgy of submicron integrated circuit devices. The method begins with the integrated circuit intermediate product having devices, such as FETs or bipolar formed therein, but before interconnectio
Method for planarization of dielectric layers between conductor layers in multilayer metallurgy of submicron IC devices comprising: providing a semiconductor substrate having FET devices formed within and on its surface and with at least one patterned conductive layer thereover; depositing a silicon
※ AI-Helper는 부적절한 답변을 할 수 있습니다.