[특허]Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material

Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/44 H01L-021/48
출원번호	US-0287582 (1988-12-16)
발명자 / 주소	Broadbent Eliot K. (San Jose CA)
출원인 / 주소	North American Philips Corp., Signetics Division (Sunnyvale CA 02)
인용정보	피인용 횟수 : 37 인용 특허 : 0

초록 ▼

A planar electrical interconnection system suitable for an integrated circuit is created by a process in which an insulating layer (31) having a planar upper surface is formed on a substructure after which openings (32) are etched through the insulating layer. A conductive planarizing layer (33) having a planar upper surface is formed on the insulating layer and in the openings by an operation involving isotropic deposition of a material, preferably tungsten, to create at least a portion of the planarizing layer extending from its upper surface partway into the openings. The planarizing layer is then etched down to the insulating layer. Consequently, its upper surface is coplanar with that of the material (33′) in the openings. The foregoing steps are repeated to create another coplanar conductive/insulating layer (34 and 36′). If the lower openings are vias while the upper openings are grooves, the result is a planar interconnect level. Further planar interconnect levels can be formed in the same way.

대표청구항 ▼

A method wherein a first electrically insulating layer having a largely planar upper surface is formed on a substructure, and first openings are etched through the first insulating layer down to the substructure, characterized by the steps of: forming a first electrically conductive planarizing layer having a largely planar upper surface on the first insulating layer and in the first openings by an operation in which tungsten or molybdenum is isotropically deposited to create at least a portion of the first planarizing layer extending from its upper surface partway into the first openings; removing a relatively uniform thickness of the first planarizing layer down to the upper surface of the first insulating layer; forming a second electrically insulating layer having a largely planar upper surface on the first insulating layer and on the material in the first openings; etching second openings through the second insulating layer down to the material in the first openings; forming a second electrically conductive planarizing layer having a largely planar upper surface on the second insulating layer and in the second openings by an operation in which tungsten or molybdenum is isotropically deposited to create at least a portion of the second planarizing layer extending from its upper surface partway into the second openings; and removing selected material of the second planarizing layer so as to leave the remainder of the second planarizing layer in a desired pattern; where each isotropic deposition entails providing tungsten or molybdenum from a species in a vapor by a surface-controlled chemical reaction in the immediate vicinity of where the tungsten or molybdenum accumulates.

이 특허를 인용한 특허 (37)

Yanaki, Jamal S., Active electrode for transdermal medicament administration.
상세보기
Yanaki, Jamal S., Active transdermal medicament patch and circuit board for same.
상세보기
Joshi, Ashok V., Apparatus and methods for fluid delivery using electroactive needles and implantable electrochemical delivery devices.
상세보기
Teig, Steven; Fujimura, Akira; Caldwell, Andrew, Circular vias and interconnect-line ends.
상세보기
Gris, Yvon, Conductive line formed on integrated circuits.
상세보기
Rolfson J. Brett, Integrated circuit and method for forming and integrated circuit.
상세보기
Bandyopadhyay Basab ; Fulford ; Jr. H. Jim ; Dawson Robert ; Hause Fred N. ; Michael Mark W. ; Brennan William S., Integrated circuit having conductors of enhanced cross-sectional area.
상세보기
Rolfson J. Brett, Integrated circuit, and method for forming an integrated circuit.
상세보기
Motsiff William Thomas ; Geffken Robert Michael ; Uttecht Ronald Robert, Integrated pad and fuse structure for planar copper metallurgy.
상세보기
Stolmeijer Andre, Interconnect scheme for integrated circuits.
상세보기
Rolfson J. Brett, Interlocking conductive plug for use with an integrated circuit.
상세보기
Joshi,Ashok V., Iontophoretic drug delivery systems.
상세보기
Joshi,Ashok V., Iontophoretic fluid delivery device.
상세보기
Joshi, Ashok V., Iontophoretic treatment device.
상세보기
Kim Sang Young (Seoul KRX) Song Yung Wook (Seoul KRX) Kim Hun Do (Seoul KRX), Method for filling contact holes with metal by two-step deposition.
상세보기
Kim,Deok Yong, Method for manufacturing a semiconductor wafer.
상세보기
Gris Yvon,FRX, Method of formation of conductive lines on integrated circuits.
상세보기
Charles H. Dennison ; Raymond A. Turi, Method of forming dual conductive plugs.
상세보기
Dennison Charles H. ; Turi Raymond A., Method of forming dual conductive plugs.
상세보기
Matsuura Masazumi,JPX, Method of making a semiconductor device.
상세보기
Cohn, Charles; Hawk, Jr., Donald Earl, Method of manufacturing an integrated circuit package.
상세보기
Tze-Liang Lee TW; Mong-Song Liang TW, Method of protecting a copper pad structure during a fuse opening procedure.
상세보기
Miller Dennis Brian ; O'Malley Grace M. ; Kemper Brian R., Microelectronic assembly with connection to a buried electrical element, and method for forming same.
상세보기
Miller Dennis Brian ; O'Malley Grace M. ; Kemper Brian R., Microelectronic assembly with connection to a buried electrical element, and method for forming same.
상세보기
Massingill, Thomas J.; McCormack, Mark Thomas; Wang, Wen-Chou Vincent, Multi-chip module and method for forming and method for deplating defective capacitors.
상세보기
Hunt Hang Jiang ; Yasuhito Takahashi ; Michael Guang-Tzong Lee ; Wen-chou Vincent Wang ; Mark McCormack, Multilayer circuit structure build up method.
상세보기
Doan Trung T. ; Dennison Charles H., Planarization of a gate electrode for improved gate patterning over non-planar active area isolation.
상세보기
Tobin Jeffrey A. ; Benzing Jeffrey C. ; Broadbent Eliot K. ; Rough J. Kirkwood H., Plasma process apparatus for integrated circuit fabrication having dome-shaped induction coil.
상세보기
Yu,Wen; Besser,Paul Raymond, Semiconductor component and method of manufacture.
상세보기
Matsunaga,Noriaki, Semiconductor device and a method of manufacturing the semiconductor device.
상세보기
Kasai Naoki,JPX, Semiconductor device capable of easily filling contact conductor plug in contact hole.
상세보기
Takata, Yoshifumi; Sakai, Yuichi; Chibahara, Hiroyuki; Iwasaki, Masanobu, Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof.
상세보기
Nakabayashi, Masakazu, Semiconductor device having complementary MOS transistor.
상세보기
Zhang, Lei; Jiang, Hunt Hang, Structure and method for forming a multilayered structure.
상세보기
Lin Chi-Fa,TWX, Suppression of interconnect stress migration by refractory metal plug.
상세보기
Yu,Chris C.; Doan,Trung T., Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs.
상세보기
Sardella John C., Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (37)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (37)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트