$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

BISC with interconnected register ring and selectively operating portion of the ring as a conventional computer 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/34
출원번호 US-0225343 (1988-07-28)
발명자 / 주소
  • Joy William (Palo Alto CA) Garner Robert B. (San Jose CA)
출원인 / 주소
  • Sun Microsystems, Inc. (Mountain View CA 02)
인용정보 피인용 횟수 : 10  인용 특허 : 0

초록

An integer processing unit for a reduced instruction set computer having a plurality of registers arranged in groups referred to as register windows, each window register group including a number of input registers, a similar number of output registers, and a number of local registers, the register

대표청구항

An integer processing unit for a reduced instruction set computer comprising a plurality of physical registers arranged in groups, each of said register groups comprising a number of input registers, a similar number of output registers, and a number of local registers, said register groups being ph

이 특허를 인용한 특허 (10)

  1. Korger,Peter, Configurable hardware register stack for CPU architectures.
  2. Amerson Frederic C. (Santa Clara CA) English Robert M. (Menlo Park CA) Gupta Rajiv (Los Altos CA) Watanabe Tan (Yokohama JPX), Dynamic allocation of registers to procedures in a digital computer.
  3. Lauritzen Mogens ; Weiss Richard A., Method and apparatus for communicating integer and floating point data over a shared data path in a single instruction.
  4. Odnert Daryl (Boulder Creek CA) Santhanam Vatsa (Sunnyvale CA), Method and apparatus for compiling computer programs with interprocedural register allocation.
  5. Sollars Donald L., Processor having a hierarchical control register file and methods for operating the same.
  6. Sollars Donald, Processor having a scalable, uni/multi-dimensional, and virtually/physically addressed operand register file.
  7. Sollars Donald, Processor having auxiliary operand register file and complementary arrangements for non-disruptively performing adjunct.
  8. Okawa,Yasukichi; Yamashita,Hideo, Register file in the register window system and controlling method thereof.
  9. Kan,Ryuji; Yamashita,Hideo; Yoshida,Toshio, Register window system and method that stores the next register window in a temporary buffer.
  10. Hass, David; Corwin, Michael P.; Girard, Luke E.; Arora, Ken; Sharangpani, Harshvardhan; Reza, Syed, Speculative renaming of data-processor registers.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로