$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Avalanche stress protected semiconductor device having variable input impedance 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H02H-009/02
  • H03K-017/08
  • G05F-001/63
출원번호 US-0637719 (1991-01-07)
발명자 / 주소
  • Robb Stephen P. (Tempe AZ) Phipps John P. (Phoenix AZ) Gadberry Michael D. (Tempe AZ)
출원인 / 주소
  • Motorola, Inc. (Schaumburg IL 02)
인용정보 피인용 횟수 : 16  인용 특허 : 0

초록

A power transistor having a control electrode which is coupled to a polysilicon JFET transistor is provided. In particular, a power MOSFET device having a polysilicon gate is formed and a JFET transistor is formed in the same polysilicon layer which forms the gate of the power MOSFET. A drain of the

대표청구항

A method of protecting a power transistor having a control electrode and first and second current carrying electrodes, comprising the steps of: providing a first means for passing current from the first current carrying electrode to the control electrode when an avalanche stress condition exists; pr

이 특허를 인용한 특허 (16)

  1. Keller, Daren W.; Andrews, John T., Apparatus related to an inductive switching test.
  2. Furuhata Shoichi,JPX ; Takeuchi Shigeyuki,JPX ; Fujihira Tatsuhiko,JPX, Circuit device for igniting internal combustion engine and semiconductor device for igniting internal combustion engine.
  3. Masahiro Kitagawa JP; Junichi Nagata JP, Electrical load driving circuit with protection.
  4. Dake, Luthuli E.; Wicht, Bernard; Wendt, Michael Herbert, Flyback current control.
  5. Baudelot, Eric; Bruckmann, Manfred; Mitlehner, Heinz; Stephani, Dietrich; Weis, Benno, Hybrid power MOSFET.
  6. Phipps John P. (Phoenix AZ) Robb Stephen P. (Tempe AZ) Sutor Judy L. (Chandler AZ) Terry Lewis E. (Phoenix AZ), Method for making semiconductor device having high energy sustaining capability and a temperature compensated sustaining.
  7. Hussein,Khalid Hassan; Shinohara,Masuo, Power conversion device.
  8. Arikawa Hiroo,JPX ; Maruo Masaya,JPX, Resettable overcurrent protective circuit.
  9. Kohno, Kenji, Semiconductor device including a surge protecting circuit.
  10. Kohno, Kenji, Semiconductor device including a surge protecting circuit.
  11. Kusunoki, Shigeru; Mochizuki, Koichi; Kawakami, Minoru, Semiconductor device with a resistance element in a trench.
  12. Yokosawa Kouji,JPX, Semiconductor integrated circuit including voltage follower circuit.
  13. Campi, Jr., John B.; Chang, Shunhua T.; Chatty, Kiran V.; Gauthier, Jr., Robert J.; Muhammad, Mujahid, Silicon controlled rectifier based electrostatic discharge protection circuit with integrated JFETs, method of operation and design structure.
  14. Kenji Kouno JP, Surge preventing circuit for an insulated gate type transistor.
  15. Bernoux, Beatrice; Escoffier, Rene; Reynes, Jean Michel, Transistor power switch device and method of measuring its characteristics.
  16. Arndt, Christian; Graf, Alfons, Vehicle on-board electric power system.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로