최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0615888 (1990-11-20) |
우선권정보 | JP-0304055 (1989-11-21) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 6 인용 특허 : 0 |
A set of input and output buffers are arranged in an outer peripheral portion of a semiconductor chip and a macro region and a set of internal gates are arranged in an inside portion of the semiconductor chip. The input and output buffers are connected to the internal gates through a boarder region
A gate array semiconductor integrated circuit device comprising: a semiconductor chip having a quadrilateral plan shape peripherally enclosed by first, second, third and fourth straight edge lines; a first input/output buffer region formed on a first peripheral portion of said semiconductor chip and
※ AI-Helper는 부적절한 답변을 할 수 있습니다.