[특허]EPROM virtual ground array

EPROM virtual ground array 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/285 H01L-021/76
출원번호	US-0537553 (1990-06-13)
발명자 / 주소	Kazerounian Reza (Alameda CA) Eitan Boaz (Sunnyvale CA) Irani Rustom F. (Santa Clara CA)
출원인 / 주소	Waferscale Integration, Inc. (Fremont CA 02)
인용정보	피인용 횟수 : 20 인용 특허 : 0

초록 ▼

An electrically programmable read only memory contains alternating metal bit lines and diffused bit lines. Each diffused bit line is broken into a plurality of segments. Each of the segments of the diffused bit line comprises a virtual source. A multiplicity of floating gate transistors are arranged in rows and columns. The floating gate transistors in each column are divided into M groups of N floating gate transistors each. The floating gate transistors in the nth and the (n+1)th columns, where n is an odd integer given by 1≤n≤N and (N+1) is the maximum number of columns in the array are connected to the segments of one diffused bit line placed between the nth and the (n+1)th columns. At least one first transfer transistor is arranged to connect one segment comprising a virtual source to a first metal bit line. The first metal bit line functions as the source for the N floating gate transistors in the (n+1)th column connected to said one segment. At least one second transfer transistor connects the same one segment comprising a virtual source to a second metal bit line. The second metal bit line functions as a source for the N floating gate transistors in the nth column connected to said one segment. The removal of each select transistor from the cell where it previously resided in series with its corresponding floating gate transistor, and the combining of a plurality of select transistors into one select transistor substantially reduces the area taken by each memory cell in the array.

대표청구항 ▼

The method of manufacturing a floating gate transistor in an array of such floating gate transistors comprising: forming a gate oxide on a semiconductor substrate; forming in a first direction on said gate oxide a plurality of strips of material, each strip comprising a conductive material covered by a selected dielectric covered by a conductive cap; forming an insulating material on the sides of the conductive portions of said plurality of strips; removing portions of the strips to form islands, each island comprising a conductive material covered by a selected dielectric covered by a conductive cap; forming an insulating material on the conductive portions of the sides exposed by the removal of portions of the strips; and forming over the tops of said islands a multiplicity of conductive strips.

이 특허를 인용한 특허 (20)

Tomita,Yasuhiro, Driving method of nonvolatile memory and nonvolatile memory used in the same method.
상세보기
Kazerounian Reza, Dual bit memory cell.
상세보기
Tomita,Yasuhiro; Suwa,Hitoshi; Komiya,Manabu; Toth,Tamas; Jacob,Jeffrey Allan; Parvin,Avi; Eshel,Noam, Flash memory and program verify method for flash memory.
상세보기
Sethi Rakesh Balraj ; Norris Christopher S. ; Hu Genda J., High speed flash memory cell structure and method.
상세보기
Hazani Emanuel (1210 Sesame Dr. Sunnyvale CA 94887), Memory with isolatable expandable bit lines.
상세보기
Woo, Won Sic, Method for manufacturing semiconductor device and the device thereof.
상세보기
Woo,Won Sic, Method for manufacturing semiconductor device and the device thereof.
상세보기
Moriyama, Wakako; Kai, Naoki; Hazama, Hiroaki; Nagai, Keiki; Fukazawa, Yuji; Saki, Kazuo; Ozawa, Yoshio; Suizu, Yasumasa, Method for manufacturing semiconductor devices using thermal nitride films as gate insulating films.
상세보기
Erh-Kun Lai TW; Chien-Hung Liu TW; Shyi-Shuh Pan TW; Shou-Wei Huang TW; Ying-Tso Chen TW, Method of forming an NROM embedded with mixed-signal circuits.
상세보기
Son,Ho Min, Method of forming oxide layer in semiconductor device.
상세보기
Ghneim Said N. ; Fulford ; Jr. H. Jim, Method of making non-volatile memory device having a floating gate with enhanced charge retention.
상세보기
Ghneim Said N. ; Fulford ; Jr. H. Jim, Non-volatile memory device having a floating gate with enhanced charge retention.
상세보기
Ueda,Naoki; Sugita,Yasuhiro; Yamauchi,Yoshimitsu, Non-volatile semiconductor memory and process of fabricating the same.
상세보기
Oikari James R. ; Olson Erik D., Process for enhanced photoresist removal in conjunction with various methods and chemistries.
상세보기
Brent Keeth, Reduced area sense amplifier isolation layout in a dynamic RAM architecture.
상세보기
Keeth, Brent, Reduced area sense amplifier isolation layout in a dynamic RAM architecture.
상세보기
Keeth, Brent, Reduced area sense amplifier isolation layout in a dynamic RAM architecture.
상세보기
Kazerounian Reza ; Irani Rustom F. ; Eitan Boaz,ILX, Scalable EPROM array.
상세보기
Ngo,Minh Van; Halliyal,Arvind; Kamal,Tazrien; Shiraiwa,Hidehiko; Sugino,Rinji; Hopper,Dawn; Gao,Pei Yuan, Semiconductor memory with data retention liner.
상세보기
Te-Long Chiu, Trench-isolated EEPROM flash in segmented bit line page architecture.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

EPROM virtual ground array 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (20)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

EPROM virtual ground array 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (20)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트