최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0727549 (1991-07-09) |
우선권정보 | JP-0182034 (1990-07-10) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 5 인용 특허 : 0 |
A trimming code setting circuit formed between a first and a second potential source includes a transistor, an inverter, a capacitor and a fusible resistor. The transistor has its source-drain passage connected between the first potential source and an output node. The inverter is connected between
A code setting circuit interconnected between a first and a second potential source and comprising; a transistor having its source-drain passage connected between said first potential source and an output node; an inverter connected between said output node and a gate of said transistor; a resistor
※ AI-Helper는 부적절한 답변을 할 수 있습니다.