[특허]Programmable block architected heterogeneous integrated circuit

Programmable block architected heterogeneous integrated circuit 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-027/10 H01L-025/00 H03K-003/38
출원번호	US-0735744 (1991-07-25)
발명자 / 주소	Hickman Patrick T. (Chandler AZ) Schucker Douglas W. (Mesa AZ) Tou Jarvis (Gilbert AZ)
출원인 / 주소	Motorola, Inc. (Schaumburg IL 02)
인용정보	피인용 횟수 : 13 인용 특허 : 0

초록 ▼

A block architected integrated circuit having predetermined power and signal grid structures is provided. The integrated circuit includes a plurality of function blocks such as firm function blocks, standard cell logic blocks, and gate array logic blocks which are all designed according to the power and signal grid structures of the integrated circuit and from standard library elements of the base cell array. These function blocks have full floating capability with respect to the granularity of the power and signal grid structures. The integrated circuit also includes one or more hard function blocks which are not designed according to the power or signal grid structures of the integrated circuit. Further, the integrated circuit may also include one or more blocks which are designed from a different technology than the base cell array of the integrated circuit and, thus are also not designed according to the power or signal grid structures of the integrated circuit. As a result, these blocks must be adapted to readily fit within the power and signal grid structures of the integrated circuit. However, once adapted, these blocks also have full floating capability with respect to the granularity of the power and signal grid structures.

대표청구항 ▼

A programmable block architected integrated circuit, comprising: a fixed power grid structure having a first plurality of power conductors each one of said first plurality of power conductors being separated by a first predetermined distance with respect to adjacent ones of said first plurality of power conductors, and a second plurality of power conductors each one of said second plurality of power conductors being separated by second predetermined distance with respect to adjacent ones of said second plurality of power conductors, each one of said first pluality of power conductors being perpendicular to each one of said second plurality of power conductors; and at least one logic function block being designed with respect to said fixed power grid structure such that said at least one logic function block has full floating capability with respect to said fixed power grid structure.

이 특허를 인용한 특허 (13)

Trimberger Stephen M. (San Jose CA) Carberry Richard A. (Los Gatos CA) Johnson Robert A. (San Jose CA) Wong Jennifer (Fremont CA), Configuration modes for a time multiplexed programmable logic device.
상세보기
Kawashima,Hidekazu; Katoh,Tetsuya, Method and device for producing layout patterns of a semiconductor device having an even wafer surface.
상세보기
Stephen M. Trimberger ; Richard A. Carberry ; Robert Anders Johnson ; Jennifer Wong, Method of time multiplexing a programmable logic device.
상세보기
Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Method of time multiplexing a programmable logic device.
상세보기
Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Method of time multiplexing a programmable logic device.
상세보기
Tang, Xiao Feng; Xu, Chen; Tang, Jia Lian; Li, Xia, Method, system, and design structure for making voltage environment consistent for reused sub modules in chip design.
상세보기
Trimberger Stephen M. ; Carberry Richard A. ; Johnson Robert Anders ; Wong Jennifer, Programmable logic device including configuration data or user data memory slices.
상세보기
Baxter, Glenn A., Programmable logic device structures in standard cell devices.
상세보기
Baxter,Glenn A., Programmable logic device structures in standard cell devices.
상세보기
Yusa Terukazu (Itami JPX) Sakashita Kazuhiro (Itami JPX) Takimoto Isao (Itami JPX) Hashizume Takeshi (Itami JPX) Komoike Tatsunori (Itami JPX), Semiconductor integrated circuit and method of designing same.
상세보기
Fudanuki Nobuo,JPX ; Sei Toshikazu,JPX, Semiconductor integrated circuit with mixed gate array and standard cell.
상세보기
Fudanuki,Nobuo; Sei,Toshikazu, Semiconductor integrated circuit with mixed gate array and standard cell.
상세보기
Schucker, Douglas; Casey, Francis; Koeller, Jeffrey; Ogren, Jeffrey, Wireless receiver with stacked, single chip architecture.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Programmable block architected heterogeneous integrated circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (13)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Programmable block architected heterogeneous integrated circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (13)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트