$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor wafer with circuits bonded to a substrate

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
  • H01L-029/44
  • H01L-029/54
  • H01L-029/60
출원번호 US-0624783 (1990-12-10)
발명자 / 주소
  • Hanes Maurice H. (Murrysville) Clarke Rowland C. (Bell Township) Driver Michael C. (Elizabeth Township PA)
출원인 / 주소
  • Westinghouse Electric Corp. (Pittsburgh PA 02)
인용정보 피인용 횟수 : 27  인용 특허 : 0

초록

A bonded structure is described consisting of a semiconductor wafer, preferably gallium arsenide, soldered to a substrate material. A method for forming the structure is also described. The structure provides mechanical support and thermal conductivity for the wafer, as well as a multitude of connec

대표청구항

A bonded semiconductor wafer device, comprising: a semiconductor wafer having a top and a bottom surface, said wafer containing circuitry on its top surface; a substrate having a top and a bottom surface; a bonding means operable to join the bottom surface of said wafer to the top surface of said su

이 특허를 인용한 특허 (27)

  1. Brooks J. Mike ; King Jerrold L. ; Schofield Kevin, Integrated circuit device having cyanate ester buffer coat.
  2. Brooks, J. Mike; King, Jerrold L.; Schofield, Kevin, Integrated circuit device having cyanate ester buffer coat and method of fabricating same.
  3. Gaul Stephen Joseph (Melbourne FL), Integrated circuit with edge connections and method.
  4. Hsu,Chih Ming, Laser dicing apparatus for a gallium arsenide wafer and method thereof.
  5. Cunningham, Shaun Joseph, Method and resulting structure for manufacturing semiconductor substrates.
  6. Cunningham, Shaun Joseph, Method and resulting structure for manufacturing semiconductor substrates.
  7. Lin Nick,TWX ; Liu Jeng-Shiun,TWX, Method for soldering an electrical element to a motherboard.
  8. Gaul Stephen J. (Melbourne FL), Method of fabrication of surface mountable integrated circuits.
  9. Brooks J. Mike ; King Jerrold L. ; Schofield Kevin, Method of forming an integrated circuit device having cyanate ester buffer coat.
  10. J. Mike Brooks ; Jerrold L. King ; Kevin Schofield, Method of forming an integrated circuit device having cyanate ester buffer coat.
  11. Koh Wei H. ; McCausland Connie S., Microcircuit via interconnect.
  12. Ikuina Kazuhiro,JPX ; Shimada Yuzo,JPX ; Utsumi Kazuaki,JPX, Packaged semiconductor device and method of manufacturing the same.
  13. Ikuina Kazuhiro,JPX ; Shimada Yuzo,JPX ; Utsumi Kazuaki,JPX, Packaged semiconductor device and method of manufacturing the same.
  14. Nishii, Toshihiro; Yamane, Shigeru; Nakamura, Shinji; Hayashi, Hidenori; Fujimoto, Toru; Okada, Toshiharu; Nakai, Izuru, Printed wiring board, and method and apparatus for manufacturing the same.
  15. Pamulapati Jagadeesh ; Shen Paul H., Strain induce control of polarization states in vertical cavity surface emitting lasers and method of making same.
  16. Gaul Stephen J. (Melbourne FL), Surface mountable integrated circuit with conductive vias.
  17. Kelly, Michael G., Thermal dissipation in integrated circuit systems.
  18. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  19. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  20. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  21. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  22. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  23. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  24. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  25. Brouillette, Donald W.; Danaher, Joseph D.; Krywanczyk, Timothy C.; Wells, Amye L., Use of photoresist in substrate vias during backside grind.
  26. Brouillette,Donald W.; Danaher,Joseph D.; Krywanczyk,Timothy C.; Wells,Amye L., Use of photoresist in substrate vias during backside grind.
  27. Licata Thomas John ; Mandelman Jack Allan, Wire shape conferring reduced crosstalk and formation methods.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트