[특허]Dynamic random access memory with enhanced sense-amplifier circuit

Dynamic random access memory with enhanced sense-amplifier circuit 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	G11C-013/00
출원번호	US-0782340 (1991-10-24)
우선권정보	JP-0148448 (1989-06-13); JP-0032466 (1991-02-01)
발명자 / 주소	Tsuchida Kenji (Kawasaki JPX) Oowaki Yukihito (Yokohama JPX) Takashima Daisaburo (Kawasaki JPX)
출원인 / 주소	Kabushiki Kaisha Toshiba (Kawasaki JPX 03)
인용정보	피인용 횟수 : 16 인용 특허 : 0

초록 ▼

A dynamic random-access memory includes a plurality of spaced-apart memory cell blocks each of said memory cell blocks including rows and columns of memory cells arranged in a matrix on a substrate. Bit lines and word lines are connected to the rows and columns of memory cells in each cell block. PMOS sense amplifier sections and NMOS sense amplifier sections are associated with the memory cell blocks respectively. PMOS driver transistors for the PMOS sense amplifier sections are distributed among the PMOS sense amplifier sections such that a PMOS transistor is located between every two neighboring PMOS sense amplifier sections. NMOS driver transistors for the NMOS sense amplifier sections are distributed among the NMOS sense amplifier sections such that a NMOS transistor is located between every two neighboring NMOS sense amplifier sections. Source voltage supply lines extend in a corresponding word-line snap region between two neighboring cell blocks, and are connected to the PMOS and NMOS driver transistors, for supplying these transistors with a first and a second source voltage independently of each other.

대표청구항 ▼

A dynamic random-access memory comprising: a semiconductive substrate; a plurality of spaced-apart memory cell blocks on said substrate, each of said memory cell blocks including rows and columns of memory cells arranged in a matrix; parallel bit lines connected to the rows of memory cells; parallel word lines transverse to said bit lines and connected to the columns of memory cells; P-channel metal oxide semiconductor (PMOS) sense amplifier sections associated with said memory cell blocks respectively on said substrate; N-channel metal oxide semiconductor (NMOS) sense amplifier sections associated with said memory cell blocks respectively on said substrate; PMOS driver means connected to said PMOS sense amplifier sections, for electrically driving the same, said PMOS driver means including a plurality of first driver transistors which are distributed among said PMOS sense amplifier sections such that a first driver transistor is located between two neighboring ones of said PMOS sense amplifier sections; NMOS driver means connected to said NMOS sense amplifier sections, for electrically driving the same, said NMOS driver means including a plurality of second driver transistors which are distributed among said NMOS sense amplifier sections such that a second driver transistor is located between two neighboring ones of said NMOS sense amplifier sections; and source voltage supply means connected to said PMOS and NMOS driver means, for supplying said PMOS and NMOS driver means with a first and a second source voltage independently of each other.

이 특허를 인용한 특허 (16)

Brede Rudiger,DEX ; Savignac Dominique,DEX, Circuit apparatus for evaluating the data content of memory cells.
상세보기
Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
상세보기
Kirsch, Howard C., Method and system for accelerating coupling of digital signals.
상세보기
Hirose,Masanobu; Iida,Masahisa; Ohta,Kiyoto, Semiconductor memory device.
상세보기
Toshitaka Uchikoba JP; Kiyoto Ohta JP, Semiconductor memory device.
상세보기
Hirose, Masanobu; Iida, Masahisa; Ohta, Kiyoto, Semiconductor memory device in which bit lines connected to dynamic memory cells extend left and right of sense amplifier column.
상세보기
Goro Kitsukawa JP; Takesada Akiba JP; Hiroshi Otori JP; William R. McKee ; Jeffrey E. Koelling ; Troy H. Herndon, System with meshed power and signal buses on cell array.
상세보기
Kitsukawa Goro,JPX ; Akiba Takesada,JPX ; Otori Hiroshi,JPX ; McKee William R. ; Koelling Jeffrey E. ; Herndon Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa Goro,JPX ; Akiba Takesada,JPX ; Otori Hiroshi,JPX ; McKee William R. ; Koelling Jeffrey E. ; Herndon Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa Goro,JPX ; Akiba Takesada,JPX ; Otori Hiroshi,JPX ; McKee William R. ; Koelling Jeffrey E. ; Herndon Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa, Goro; Akiba, Takesada; Otori, Hiroshi; McKee, William R.; Koelling, Jeffrey E.; Herndon, Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa, Goro; Akiba, Takesada; Otori, Hiroshi; McKee, William R.; Koelling, Jeffrey E.; Herndon, Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa, Goro; Akiba, Takesada; Otori, Hiroshi; McKee, William R.; Koelling, Jeffrey E.; Herndon, Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa, Goro; Akiba, Takesada; Otori, Hiroshi; McKee, William R.; Koelling, Jeffrey E.; Herndon, Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa,Goro; Akiba,Takesada; Otori,Hiroshi; McKee,William R.; Koelling,Jeffrey E.; Herndon,Troy H., System with meshed power and signal buses on cell array.
상세보기
Kitsukawa,Goro; Akiba,Takesada; Otori,Hiroshi; McKee,William R.; Koelling,Jeffrey E.; Herndon,Troy H., System with meshed power and signal buses on cell array.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Dynamic random access memory with enhanced sense-amplifier circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Dynamic random access memory with enhanced sense-amplifier circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트