[특허]Variable self-correcting digital delay circuit

Variable self-correcting digital delay circuit 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03K-005/13 H03K-005/159
출원번호	US-0850215 (1992-03-12)
발명자 / 주소	DeLisle Francis A. (Wappingers Falls NY) Jacoutot Alfred M. (Winooski VT)
출원인 / 주소	International Business Machines Corporation (Armonk NY 02)
인용정보	피인용 횟수 : 19 인용 특허 : 0

초록 ▼

A variable self-correcting on-chip circuit comprised of a plurality of digital circuit components is described, whereby electrical signals are precisely positioned with respect to one another. Electrical signals are converted into a number of pulses within a predefined time window. A first number of pulses obtained from free on-chip circuit oscillation is compared to a second number of pulses derived from a predetermined delay defined by the user. An unequal comparison generates control signals capable of advancing or retarding electrical signals. The delay adjustments account for technology, process, temperature and power supply variations. The compounded effect of these variations translates into a certain delay for which self-correction takes effect.

대표청구항 ▼

A monolithic integrated variable self-correcting delay circuit having a plurality of components thereon for producing an output signal, the time of occurrence of which is delayed by precise amounts with respect to an input signal applied thereto, wherein a user determines the amount of delay that is desirable to introduce, comprising: oscillator means to generate signals having a frequency of oscillation; first counter means coupled to said oscillator means to convert said frequency of oscillation into a first number of pulses; circuit means for receiving a data input signal indicative of the desired delay determined by the user and for converting said input signal into a second number of pulses; comparator means connected to said first counter means and to said circuit means to compare said first number of pulses to said second number of pulses; second counter means responsive to said comparator means and driving said oscillator means for providing a signal that modifies the frequency of oscillation of said oscillator means; and delay means responsive to said circuit means and to said second counter means for providing the desired delay introduced by the user.

이 특허를 인용한 특허 (19)

Frankeny Richard F. (Elgin TX), Accurately generating precisely skewed clock signals.
상세보기
Dean Gans ; Eric J. Stave ; Joseph Thomas Pawlowski, Adjustable I/O timing from externally applied voltage.
상세보기
Nikutta, Wolfgang, Circuit configuration for receiving at least two digital signals.
상세보기
Frankeny Richard Francis, Clock phase alignment using frequency comparison.
상세보기
Hiroyuki Hishiyama JP, Delay time regulation method and delay time regulation circuit.
상세보기
Moore Kendall G. ; Thomasson Samuel L., High resolution delay line.
상세보기
Owens,Ronnie E.; Rossin,Theodore G.; Metz,Larry S., Method and apparatus for calibrating delay lines.
상세보기
Choudhury Ashish K., Method and apparatus for generating a time delayed signal with a minimum data dependency error using an oscillator.
상세보기
Douglas A. Guddat ; Glenn F. King ; Tim Lambert ; Navin Saxena ; Peter J. DesRosier, Method and apparatus for software controlled timing of embedded memory.
상세보기
Arkin Brian J., Programmable delay circuit having calibratable delays.
상세보기
Relph Richard, Programmable delay line.
상세보기
Hui Titkwan (Richardson TX) Mounger Robert W. (Dallas TX), Programmable delay lines.
상세보기
Fagan, John L.; Bossard, Mark, Selectable delay pulse generator.
상세보기
Koyanagi, Yoichi; Schober, Jr., Richard L.; Sastry, Raghu; Tamura, Hirotaka, System and method for automatic deskew across a high speed, parallel interconnection.
상세보기
Koyanagi, Yoichi; Schober, Richard L.; Sastry, Raghu; Tamura, Hirotaka, System and method for automatic deskew across a high speed, parallel interconnection.
상세보기
Gillette Garry C., System for compensating for temperature induced delay variation in an integrated circuit.
상세보기
Miura Takeo,JPX, Temperature balanced circuit.
상세보기
Van Asma Cornelis G. M.,NLX ; Lammers Matheus J. G.,NLX, Timing circuit.
상세보기
Curran Brian W. (Saugerties NY) Blanco Rafael (Burlington VT), Timing signal generator.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Variable self-correcting digital delay circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (19)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Variable self-correcting digital delay circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (19)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트