최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0348982 (1989-05-08) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 110 인용 특허 : 0 |
In a process for fabricating planarized thin film metal interconnects for integrated circuit structures, a planarized metal layer is etched back to the underlying dielectric layer by electropolishing, ion milling or other procedure. Electropolishing reduces processing time from hours to minutes and
Method of forming a planarized thin film metal interconnect in a dielectric layer on a substrate, comprising: forming a trench or via in the dielectric layer for the metal interconnect; forming on the dielectric layer a metal layer with a substantially flat surface which fills the trench or via with
※ AI-Helper는 부적절한 답변을 할 수 있습니다.