[특허]Process for forming a structure which electrically shields conductors

Process for forming a structure which electrically shields conductors 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/44 H01L-021/48
출원번호	US-0829837 (1992-02-03)
발명자 / 주소	Sun Shih-Wei (Austin TX) Kosa Yasunobu (Austin TX) Yeargain John R. (Austin TX)
출원인 / 주소	Motorola, Inc. (Schaumburg IL 02)
인용정보	피인용 횟수 : 44 인용 특허 : 0

초록 ▼

A shielding structure (10) and method of formation. The shielding structure (10) has a substrate (12). A first dielectric layer (14) overlies the substrate (12). A conductive layer (16) is formed overlying the dielectric layer (14), is patterned, and is etched to form electrically isolated conductive regions from conductive layer (16). The electrically isolated conductive regions have sidewalls and the etching of conductive layer (16) exposes portions of dielectric layer (14). The exposed portions of dielectric layer (14) are etched to form trenched portions of dielectric layer (14). A second dielectric layer (18) is formed overlying the electrically isolated conductive regions, including the sidewalls, and overlying the trenched portions to create recessed regions that separate the electrically isolated conductive regions. A shielding conductive layer (20) is formed overlying dielectric layer (18) and at least partially fills the recessed regions to shield the electrically isolated conductive regions from each another.

대표청구항 ▼

A process for forming a structure for shielding, comprising the steps of: providing a substrate; forming a first dielectric layer overlying the substrate; forming a first conductive layer of material overlying the first dielectric layer; removing portions of the first conductive layer to form a first conductive region having a first conductive region sidewall and a second conductive region having a second conductive region sidewall, the removing also forming exposed regions of the first dielectric layer; removing the exposed regions of the first dielectric layer to form trenched portions of the first dielectric layer; forming a second dielectric layer overlying the electrically isolated conductive regions, the first conductive region sidewall, the first conductive region sidewall, and the trenched portions of the first dielectric layer to establish recessed regions from the trenched portions that separate the electrically isolated conductive regions; and forming a shielding conductive layer overlying the second dielectric layer including within the recessed regions, the shielding conductive layer being used to electrically isolate the first conductive region from the second conductive region.

이 특허를 인용한 특허 (44)

Chen Jeng-Horng,TWX ; Shih Tsu,TWX ; Chang Jui-Yu,TWX ; Chang Chung-Long,TWX, Alignment method for used in chemical mechanical polishing process.
상세보기
Bhattacharyya Arup ; Leidy Robert K., Embedded power and ground plane structure.
상세보기
Yamaguchi Masahiro (Tokyo JPX), Fabrication method of multilayer printed wiring board.
상세보기
Pasch Nicholas F. (Pacifica CA) Butkus Aldona M. (Santa Clara CA), Integrated circuit structure having reduced cross-talk and method of making same.
상세보기
Pang Kurt, Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets.
상세보기
Chung Henry Wei-Ming ; Brown Kevin Carl, Integrated circuits with borderless vias.
상세보기
Zhao, Bin; Brongo, Maureen R., Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing.
상세보기
Ogihara Mitsuhiko,JPX ; Hamano Hiroshi,JPX ; Taninaka Masumi,JPX, Light-emitting semiconductor device with reduced nonradiative recombination.
상세보기
Schweikert, Daniel G.; MacDonald, John F., Metal region for reduction of capacitive coupling between signal lines.
상세보기
Ma Manny K. F., Method and structure for providing signal isolation and decoupling in an integrated circuit device.
상세보기
Nogami Takeshi ; Lopatin Sergey ; Pramanick Shekhar, Method for making multilayered coaxial interconnect structure.
상세보기
Mitsuhiro Matsutomo JP, Method of forming a semiconductor device having a non-peeling electrode pad portion.
상세보기
Ma Manny K. F., Method of making a structure for providing signal isolation and decoupling in an integrated circuit device.
상세보기
Sylvain Blayac FR; Muriel Riet FR; Philippe Berdaguer FR, Method of manufacturing a double-heterojunction bipolar transistor on III-V material.
상세보기
Lu, Hamilton; Lipcsei, Laszlo, Methods for fabricating transistors including one or more circular trenches.
상세보기
Lin,Mou Shiung; Lee,Jin Yuan, Post passivation method for semiconductor chip or wafer.
상세보기
Yasuda Hidefumi,JPX ; Tomita Mayumi,JPX, Semiconductor device and fabrication method thereof.
상세보기
Kasai Naoki,JPX, Semiconductor device capable of easily filling contact conductor plug in contact hole.
상세보기
Nakajima Tsutomu,JPX ; Hayashi Yoshihiro,JPX, Semiconductor device having wiring self-aligned with shield structure and process of fabrication thereof.
상세보기
Suzuki,Takehiro, Semiconductor device using inorganic film between wiring layer and bonding pad.
상세보기
McCarthy, Michael; Cooper, David E.; Sale, Denise C., Teos seaming scribe line monitor.
상세보기
Roehner, Michael; Aresu, Stefano, Testing of semiconductor devices and devices, and designs thereof.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin,Mou Shiung, Top layers of metal for high performance IC's.
상세보기
Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Top layers of metal for integrated circuits.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Process for forming a structure which electrically shields conductors 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (44)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Process for forming a structure which electrically shields conductors 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (44)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트