$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Flip-flop circuit having transfer gate delay 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-005/13
  • H03K-019/096
  • H03K-003/26
출원번호 US-0891314 (1992-05-29)
우선권정보 EP-0201316 (1991-05-31)
발명자 / 주소
  • Veendrick Hendrikus J. M. (Eindhoven NLX) Van Den Elshout Andreas A. J. M. (Eindhoven NLX) Huizer Cornelis M. (Eindhoven NLX)
출원인 / 주소
  • U.S. Philips Corp. (New York NY 02)
인용정보 피인용 횟수 : 55  인용 특허 : 0

초록

The transfer gate between the master section and the slave section in a flip-flop circuit includes a circuit for reducing the sensitivity to slow clock edges and clock skew. This is accomplished by prolonging the transfer time for data from the master to the salve section of the flip-flop circuit.

대표청구항 ▼

An electronic flip-flop circuit having a data input, a data output and a clock signal input, and comprising a first transfer gate for transferring, under the control of the clock signal, data from he data input to an input of a first storage element, and a second transfer gate for transferring, unde

이 특허를 인용한 특허 (55)

  1. Pitkethly, Scott; Masleid, Robert Paul, Advanced repeater utilizing signal distribution delay.
    상세보기
  2. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
    상세보기
  3. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
    상세보기
  4. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
    상세보기
  5. Masleid, Robert Paul; Dholabhai, Vatsal, Circuit with enhanced mode and normal mode.
    상세보기
  6. Masleid, Robert Paul; Kowalczyk, Andre, Circuits and methods for detecting and assisting wire transitions.
    상세보기
  7. Masleid, Robert, Circuits, systems and methods relating to a dynamic dual domino ring oscillator.
    상세보기
  8. Masleid,Robert P., Circuits, systems and methods relating to dynamic ring oscillators.
    상세보기
  9. Masleid, Robert Paul, Column select multiplexer circuit for a domino random access memory array.
    상세보기
  10. Masleid,Robert P., Column select multiplexer circuit for a domino random access memory array.
    상세보기
  11. Masleid, Robert Paul, Configurable delay chain with stacked inverter delay elements.
    상세보기
  12. Masleid, Robert Paul, Configurable delay chain with switching control for tail delay elements.
    상세보기
  13. Masleid, Robert Paul, Configurable tapered delay chain with multiple sizes of delay elements.
    상세보기
  14. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
    상세보기
  15. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
    상세보기
  16. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
    상세보기
  17. Masleid, Robert P, Dynamic ring oscillators.
    상세보기
  18. Ryan,Thomas E., Fast ring-out digital storage circuit.
    상세보기
  19. Moughanni Claude (Austin TX) Maguire Jeffrey E. (Austin TX), Feedback latch and method therefor.
    상세보기
  20. Lu, Shih-Lien L., Flip-flop circuit.
    상세보기
  21. Watanabe Tetsuya,JPX, Frequency-dividing circuit capable of generating frequency-divided signal having duty ratio of 50%.
    상세보기
  22. Masleid, Robert P, Inverting zipper repeater circuit.
    상세보기
  23. Masleid, Robert P., Inverting zipper repeater circuit.
    상세보기
  24. Masleid, Robert Paul, Inverting zipper repeater circuit.
    상세보기
  25. Kusumoto Keiichi,JPX ; Murata Kenji,JPX ; Matsuzawa Akira,JPX, Latch circuit for amplifying an analog signal and converting an analog signal into a digital signal.
    상세보기
  26. Masleid, Robert, Leakage efficient anti-glitch filter.
    상세보기
  27. Noguchi,Hidekazu, Level shift circuit.
    상세보기
  28. Mahant-Shetti Shivaling S. ; Landers Robert J., Low power flip-flop.
    상세보기
  29. Stotz Dan ; Rosenberry Raymond W ; Townley Kent R ; Stong Gayvin E, Master-slave flip-flop and method.
    상세보기
  30. Bjerregaard, Tobias, Method and an apparatus for providing timing signals to a number of circuits, and integrated circuit and a node.
    상세보기
  31. Lu, Ning, Method of generating optimum skew corners for a compact device model.
    상세보기
  32. Masleid, Robert P., Multi-write memory circuit with a data input and a clock input.
    상세보기
  33. Notani, Hiromi; Kondoh, Harufusa, Parallel/serial conversion circuit, serial/parallel conversion circuit and system including such circuits.
    상세보기
  34. Kamp,Winfried; K��ppe,Siegmar, Parity checking circuit for continuous checking of the parity of a memory cell.
    상세보기
  35. Witt David B. (Austin TX) Pflum Marty (Austin TX), Pipelined microprocessor including a high speed single-clock latch circuit.
    상세보기
  36. Masleid, Robert Paul, Power efficient multiplexer.
    상세보기
  37. Masleid, Robert Paul, Power efficient multiplexer.
    상세보기
  38. Masleid, Robert Paul, Power efficient multiplexer.
    상세보기
  39. Masleid, Robert Paul, Power efficient multiplexer.
    상세보기
  40. Masleid, Robert Paul; Dholabhai, Vatsal; Klingner, Christian, Repeater circuit having different operating and reset voltage ranges, and methods thereof.
    상세보기
  41. Masleid, Robert Paul; Dholabhai, Vatsal, Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability.
    상세보기
  42. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
    상세보기
  43. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
    상세보기
  44. Sumita,Masaya; Miyoshi,Akira, Scan path circuit and semiconductor integrated circuit comprising the scan path circuit.
    상세보기
  45. Masleid, Robert Paul; Sousa, Jose; Kottapalli, Venkata, Scannable dynamic circuit latch.
    상세보기
  46. Hamada Mototsugu,JPX ; Kuroda Tadahiro,JPX, Semiconductor integrated circuit device having transistor logic and load circuits.
    상세보기
  47. Yamauchi Hiroyuki,JPX, Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor .
    상세보기
  48. Cortadella, Jordi; Kondratyev, Alex; Lavagno, Luciano, Skew insensitive clocking method and apparatus.
    상세보기
  49. Masleid, Robert P.; Burr, James B., Stacked inverter delay chain.
    상세보기
  50. Bjerregaard, Tobias, System and a method of transmitting data from a first device to a second device.
    상세보기
  51. Pitkethly, Scott; Masleid, Robert P., Triple latch flip flop system and method.
    상세보기
  52. Pitkethly,Scott; Masleid,Robert P., Triple latch flip flop system and method.
    상세보기
  53. Fu, Robert; Osborn, Neal A.; Burr, James B., Voltage compensated integrated circuits.
    상세보기
  54. Fu, Robert; Osborn, Neal A.; Burr, James B., Voltage compensated integrated circuits.
    상세보기
  55. Fu,Robert; Osborn,Neal A.; Burr,James B., Voltage compensated integrated circuits.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로