$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for thinning SOI films having improved thickness uniformity 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/302
출원번호 US-0996209 (1992-12-23)
발명자 / 주소
  • Buti Taqi N. (Millbrook NY) Shepard Joseph F. (Hopewell Junction NY)
출원인 / 주소
  • International Business Machines Corporation (Armonk NY 02)
인용정보 피인용 횟수 : 18  인용 특허 : 0

초록

A method of thinning SOI films for providing ultra-thin active device regions having excellent thickness uniformity and further having self-aligned isolation regions between the active device regions is disclosed. A substrate having an isolation layer formed thereon and further having a single cryst

대표청구항

A method of thinning SOI films for providing ultra-thin active device regions having excellent thickness uniformity and further having self-aligned isolation regions between the active device regions, said method comprising the steps of: a) providing a substrate having an isolation layer of a first

이 특허를 인용한 특허 (18)

  1. Jang Syun-Ming,TWX ; Chang Chung-Long,TWX, Chemical mechanical polishing of polysilicon plug using a silicon nitride stop layer.
  2. Jang, Syun-Ming; Chang, Chung-Long, Chemical mechanical polishing of polysilicon plug using a silicon nitride stop layer.
  3. Sandhu Gurtej S. ; Elliott Richard L. ; Doan Trung T. ; Larsen Jody D., IC mechanical planarization process incorporating two slurry compositions for faster material removal times.
  4. John T. Moore, Method and apparatus for endpointing planarization of a microelectronic substrate.
  5. Choi Jong Moon,KRX ; Kim Chang Reol,KRX, Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate.
  6. Meikle Scott G., Method for removing an upper layer of material from a semiconductor wafer.
  7. Scott G. Meikle, Method for removing an upper layer of material from a semiconductor wafer.
  8. Blanchard Richard A. (Los Altos CA), Method of making increased density MOS-gated semiconductor devices.
  9. Matsuda Tetsuo (Poughkeepsie NY) Okumura Katsuya (Poughkeepsie NY), Method of planarizing a semiconductor workpiece surface.
  10. Marion, Francois, Method of thinning a block transferred to a substrate.
  11. John T. Moore, Microelectronic substrate comprised of etch stop layer, stiffening layer, and endpointing layer.
  12. Davis Derek L., Preventing backside analysis of an integrated circuit.
  13. Lee Michael G. ; Beilin Solomon I., Self-aligned patterns by chemical-mechanical polishing particularly suited to the formation of MCM capacitors.
  14. Urano Yuichi,JPX ; Nishizawa Masato,JPX ; Sakai Yoshiyuki,JPX ; Ito Naoki,JPX ; Hashimoto Shinichi,JPX, Semiconductor device manufacturing method.
  15. Bohr, Mark, Silicon on insulator (SOI) transistor and methods of fabrication.
  16. Davidson Howard L., Ultrathin electronics.
  17. Davidson Howard L., Ultrathin electronics using stacked layers and interconnect vias.
  18. Lee Jia-Hwa,TWX ; Liang Chia-Wen,TWX, .
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로