[특허]Local interconnect for integrated circuits

Local interconnect for integrated circuits 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-023/48 H01L-029/46 H01L-029/62 H01L-029/64
출원번호	US-0981908 (1992-11-23)
발명자 / 주소	Chen Fusen (Dallas TX) Liou Fu-Tai (Carrollton TX) Dixit Girish (Dallas TX)
출원인 / 주소	SGS-Thomson Microelectronics, Inc. (Carrollton TX 02)
인용정보	피인용 횟수 : 16 인용 특허 : 0

초록 ▼

A method for fabrication of local interconnects in an integrated circuit, and an integrated circuit formed according to the same, is disclosed. According to the disclosed embodiment, a first and a second conductive structure are formed over the integrated circuit. An insulating layer is formed over the integrated. A first photoresist layer is formed over the insulating layer, patterned and developed. The insulating layer is etched to expose selected regions of the first and second conductive structures. A refractory metal layer is formed over the integrated circuit. A barrier layer is formed over the refractory metal layer, and optionally a refractory metal silicide layer is formed over the barrier layer. A second photoresist layer is formed over the barrier layer, patterned and developed. The refractory metal layer and barrier layer, and the refractory metal silicide layer if formed, are etched to define a conductive interconnect between the exposed selected regions of the first and second conductive structures.

대표청구항 ▼

An interconnect structure consisting of a portion of a semiconductor integrated circuit, comprising: a substrate; a first and a second conductive structure disposed over the integrated circuit and separated by an insulating layer; a first annealed refractory metal nitride layer disposed over a portion of the insulating layer, and contacting selected portions of the first and second conductive structures; a second deposited refractory metal nitride barrier layer disposed over the first annealed refractory metal layer; and a refractory metal silicide layer disposed over the barrier layer.

이 특허를 인용한 특허 (16)

Lyons, David; Sukkar, Theresa, Composite cement article incorporating a powder coating and methods of making same.
상세보기
Balasubramanyam Karanam ; Brodsky Stephen Bruce ; Conti Richard Anthony ; El-Kareh Badih, Controlled dopant diffusion and metal contamination in thin polycide gate conductor of MOSFET device.
상세보기
Naji, Basil; Merkley, Donald J.; Zammit, Michael; Luo, Caidian, Durable medium-density fibre cement composite.
상세보기
Gleeson, James A.; Paradis, Kalynne H.; Sloane, Brian P.; Melmeth, David L.; Seligman, Dean M., Fiber cement building materials with low density additives.
상세보기
Gleeson, James A.; Paradis, Kalynne H.; Sloane, Brian P.; Melmeth, David L.; Seligman, Dean M., Fiber cement building materials with low density additives.
상세보기
Gleeson, James A.; Paradis, Kalynne H.; Sloane, Brian P.; Melmeth, David L.; Seligman, Dean M., Fiber cement building materials with low density additives.
상세보기
Gleeson, James A.; Paradis, Kalynne H.; Sloane, Brian P.; Melmeth, David L.; Seligman, Dean M., Fiber cement building materials with low density additives.
상세보기
Goto Hiroshi,JPX ; Hayashi Hiromi,JPX, Method for manufacturing a semiconductor device.
상세보기
Balasubramanyam Karanam ; Brodsky Stephen Bruce ; Conti Richard Anthony ; El-Kareh Badih, Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device.
상세보기
Matsuo Ryuichi,JPX, Method of manufacturing a semiconductor integrated circuit device including an SRAM.
상세보기
Hashimoto Koichi,JPX, Semiconductor device having an interconnection pattern for connecting among conductive portions of elements.
상세보기
Matsuo Ryuichi (Hyogo JPX), Semiconductor integrated circuit device and method of manufacturing the same.
상세보기
Tanaka, Kazuo; Kumagai, Takashi; Karasawa, Junichi; Watanabe, Kunio, Semiconductor memory device and method of fabricating the same.
상세보기
Nagy William J. ; Lee Kuo-Hua, Static random-access memory device having a local interconnect structure.
상세보기
Cottier, John Sydney; Cowen, December Rose; Dunoyer, Remi; Duselis, Steven; Gleeson, James Albert; Kumar, Amitabha, Structural fiber cement building materials.
상세보기
Duselis, Steven Alfred; Gleeson, James; Kascelan, Tihomir; Lyons, David; O'Chee, Milton Terrence, Surface sealed reinforced building element.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Local interconnect for integrated circuits 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Local interconnect for integrated circuits 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (16)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트