$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor non-corrosive metal overcoat 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/283
출원번호 US-0914832 (1992-07-16)
발명자 / 주소
  • Thomas James R. (Woodlands TX) Nye Larry W. (Sherman TX) Brook Richard M. (Austin TX)
출원인 / 주소
  • Texas Instruments Incorporated (Dallas TX 02)
인용정보 피인용 횟수 : 23  인용 특허 : 0

초록

The invention is a method of preventing active metal circuit corrosion on a semiconductor device. Non-corrosive multi-layers of metals are applied over the entire surface of a semiconductor, and then the multi-layers are etched to separate the portions on device contacts from the portions on the non

대표청구항

A method for eliminating active metal circuit corrosion through the surface passivation layer and around contacts on a semiconductor device, comprising the steps of: applying non-corrosive multi-layers of at least two different metals over the entire surface of the semiconductor device, including th

이 특허를 인용한 특허 (23)

  1. Mathew, Ranjan J., Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon.
  2. Mathew,Ranjan J., Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon.
  3. Lee, Chu-Chung; Hess, Kevin J., Cap layer for an aluminum copper bond pad.
  4. Lin, Mou-Shiung; Lee, Jin-Yuan, Chip packages having dual DMOS devices with power management integrated circuits.
  5. Dower, Joseph P.; Hooghan, Kultaransingh N., Fabricating semiconductor chips.
  6. Lin, Mou-Shiung, High performance IC chip having discrete decoupling capacitors attached to its IC surface.
  7. Towle, Steven; Tang, John; Vandentop, Gilroy, High performance, low cost microelectronic circuit package with interposer.
  8. Watrobski Kenneth ; Faulk Ken H., Integrated circuit alignment marks distributed throughout a surface metal line.
  9. Towle,Steven; Tang,John; Cuendet,John S.; Braunisch,Henning; Dory,Thomas S., Low cost microelectronic circuit package.
  10. Towle, Steven; Sakamoto, Hajime; Wang, Dongdong, Method for fabricating a microelectronic device using wafer-level adhesion layer deposition.
  11. Towle,Steven; Jones,Martha; Vu,Quat T., Method for packaging a microelectronic device using on-die bond pad expansion.
  12. Watrobski Kenneth ; Faulk Ken H., Method of manufacturing and using alignment marks.
  13. Kuo,I Ling, Method of reducing process steps in metal line protective structure formation.
  14. Vu, Quat T.; Ton, Tuy T.; Towle, Steven, Microelectronic device having signal distribution functionality on an interfacial layer thereof.
  15. Goodman, Rodney M.; Lewis, Nathan S.; Grubbs, Robert H.; Dickson, Jeffery; Koosh, Vincent F.; Payne, Richard S., Techniques and systems for analyte detection.
  16. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  17. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  18. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  19. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  20. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  21. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  22. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  23. Lin, Mou-Shiung; Wei, Gu-Yeon, Voltage regulator integrated with semiconductor chip.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로