최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0984666 (1992-12-01) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 32 인용 특허 : 0 |
Transistor fabrication methods are provided which are suitable, for example, for transistors with current carrying elements above a semiconductor substrate. Only few mask alignments define critical dimensions such as the channel length of a MOS transistor. In one embodiment in which the channel regi
A method for fabricating a transistor, said method comprising the steps of: forming a gate of said transistor in or over a semiconductor substrate; after said gate forming step, forming a semiconductor layer over said substrate, said semiconductor layer including a first region and a second region s
※ AI-Helper는 부적절한 답변을 할 수 있습니다.