$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Transistor fabrication methods using overlapping masks

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/266
출원번호 US-0984666 (1992-12-01)
발명자 / 주소
  • Yen Ting-Pwu (Fremont CA)
출원인 / 주소
  • Paradigm Technology, Inc. (San Jose CA 02)
인용정보 피인용 횟수 : 32  인용 특허 : 0

초록

Transistor fabrication methods are provided which are suitable, for example, for transistors with current carrying elements above a semiconductor substrate. Only few mask alignments define critical dimensions such as the channel length of a MOS transistor. In one embodiment in which the channel regi

대표청구항

A method for fabricating a transistor, said method comprising the steps of: forming a gate of said transistor in or over a semiconductor substrate; after said gate forming step, forming a semiconductor layer over said substrate, said semiconductor layer including a first region and a second region s

이 특허를 인용한 특허 (32)

  1. Jiang Chun ; Wu David Donggang, Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance.
  2. Yamazaki, Shunpei; Koyama, Jun, Electronic equipment including LED backlight.
  3. Yang, Nian; Wang, Zhigang; Guo, Xin, Extraction of drain junction overlap with the gate and the channel length for ultra-small CMOS devices with ultra-thin gate oxides.
  4. Murai Hiroyuki,JPX ; Nakashima Ken,JPX, Inverted thin film transistor having a trapezoidal-shaped protective layer.
  5. Ishihara, Hiroaki; Nakashita, Kazuhisa; Ohnuma, Hideto; Tanaka, Nobuhiro; Adachi, Hiroki, Laser processing apparatus and laser processing process.
  6. Ohnuma, Hideto; Tanaka, Nobuhiro; Adachi, Hiroki, Laser processing apparatus and laser processing process.
  7. Ohnuma,Hideto; Tanaka,Nobuhiro; Adachi,Hiroki, Laser processing apparatus and laser processing process.
  8. Wu, I-Wei; Lu, I-Min; Chang, Wei-Chih; Lin, Hui-Chu; Kao, Yi-Chun; Fang, Kuo-Lung, Manufacturing method of thin film transistor and display array substrate using same.
  9. Yin Sung Wook,KRX ; Kwon Tae Woo,KRX, Method for fabricating thin film transistor.
  10. Moon Kyusun (Suwon KRX), Method for manufacturing polysilicon thin film transistor.
  11. Shunpei Yamazaki JP, Method of crystallizing a semiconductor layer in a MIS transistor.
  12. Yamazaki, Shunpei, Method of fabricating a MIS transistor.
  13. Yamazaki,Shunpei, Method of fabricating a MIS transistor.
  14. Sundaresan Ravishankar (Garland TX), Method of fabricating a one-sided polysilicon thin film transistor.
  15. Sandhu Gurtej S. ; Batra Shubneesh ; Fazan Pierre C., Method of forming a thin film transistor.
  16. Zhang Hongyong,JPX ; Takemura Yasuhiko,JPX, Method of forming a transistor with an LDD structure.
  17. Choi Jong Moon,KRX ; Kim Jong Kwan,KRX, Method of making a thin film transistor.
  18. Ogasawara Takao,JPX ; Uemoto Tsutomu,JPX, Method of manufacturing thin film transistor.
  19. Wang Jyh-Haur,TWX ; Shen Chih-Heng,TWX, Method to prevent gate oxide damage by post poly definition implantation.
  20. Manning Monte ; Batra Shubneesh, Methods of forming thin film transistors.
  21. Jyh-Haur Wang TW; Chih-Heng Shen TW, Preventing gate oxide damage by post poly definition implantation while gate mask is on.
  22. Randazzo Todd A. ; Seliskar John J., Process for fabricating a moderate-depth diffused emitter bipolar transistor in a BICMOS device without using an additi.
  23. Nakajima, Setsuo; Fukunaga, Takeshi, Semiconductor device and fabrication method thereof.
  24. Yamazaki, Shunpei; Arai, Yasuyuki; Koyama, Jun, Semiconductor device and fabrication method thereof.
  25. Yamazaki, Shunpei; Arai, Yasuyuki; Koyama, Jun, Semiconductor device and fabrication method thereof.
  26. Yamazaki, Shunpei; Arai, Yasuyuki; Koyama, Jun, Semiconductor device and fabrication method thereof.
  27. Yamazaki, Shunpei; Arai, Yasuyuki; Koyama, Jun, Semiconductor device and fabrication method thereof.
  28. Yamazaki, Shunpei; Arai, Yasuyuki; Koyama, Jun, Semiconductor device and fabrication method thereof.
  29. Yamazaki, Shunpei; Arai, Yasuyuki; Koyama, Jun, Semiconductor device comprising a pixel unit including an auxiliary capacitor.
  30. Chen Hsiang-Wen, Semiconductor device with a planarized interconnect with poly-plug and self-aligned contacts.
  31. Manning Monte (Boise ID) Batra Shubneesh (Boise ID), Thin film transistor having a drain offset region.
  32. Manning Monte ; Batra Shubneesh, Thin film transistors comprising drain offset regions.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트