[특허]Digital data detecting and synchronizing circuit

Digital data detecting and synchronizing circuit 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H04L-007/00 H04L-007/02
출원번호	US-0741060 (1991-08-06)
우선권정보	JP-0213146 (1990-08-10)
발명자 / 주소	Sakamoto Kazuo (Kobe JPX) Fujii Tatsuya (Nishinomiya JPX) Shiraishi Naoto (Minoo JPX) Fukui Ryo (Yao JPX) Imai Yukihiro (Kawanishi JPX) Sato Yutaka (Settsu JPX) Yamada Yoshiteru (Kobe JPX)
출원인 / 주소	Ricoh Company, Ltd. (Tokyo JPX 03)
인용정보	피인용 횟수 : 15 인용 특허 : 0

초록 ▼

A circuit for detecting digital data has a data-changing point detecting circuit for detecting a changing point of the digital data at which a value indicative of the digital data is changed from value 1 to value 0, or value 0 to value 1; an asynchronous detecting circuit for judging whether or not the changing point is caused at a timing synchronized with the timing of the internal clock signal; an asynchronous counter for counting the number of asynchronizations; a synchronous signal generating counter for generating a synchronous signal by the internal clock signal; and a reset control circuit for controlling the timing of a reset operation of the synchronous signal generating counter in accordance with outputs of the data-changing point detecting circuit and the asynchronous counter. Another digital data detecting circuit and a method for detecting digital data are also shown.

대표청구항 ▼

A digital data detecting circuit for forming a receiving clock signal synchronized with every bit of digital data and detecting contents of the digital data, said digital data detecting circuit comprising: a synchronuous signal generating counter, responsive to a reference clock signal, for generating the receiving clock signal sychronized with every bit of digital data; a data-changing point detecting circuit for detecting a changing point of the digital data at which a value indicative of the digital data is changed from value 1 to value 0, or value 0 to value 1; a masking pattern control circuit, responsive to a signal from the synchronous signal generating counter, for determining a masking bit to be masked in accordance with a shift amount of the timing of the changing point; and a masking circuit, responsive to the masking pattern control circuit, for masking a bit of an output of the synchronous signal generating counter when the changing point is detected by the data-changing point detecting circuit; and a reset control circuit for controlling the timing of a reset operation of said synchronous signal generating counter based on an output of the masking circuit.

이 특허를 인용한 특허 (15)

Rodriguez, Pablo M., Bus system.
상세보기
Baek Hyun-gee,KRX ; Chang Young-hoon,KRX ; Jang Ho-rang,KRX, Digital data recovering apparatus.
상세보기
Miwa Kenji,JPX, FM multiplex broadcasting receiver.
상세보기
Sato, Yutaka, Image coding method, image coding apparatus, image coding circuit, information recording medium, and computer program.
상세보기
Shiraishi, Naoto, Image forming apparatus, image forming method, and computer product.
상세보기
Kadowaki,Yukio; Iwasaki,Mitsutaka; Sato,Yutaka; Miyazaki,Kazuhiro, Image processing device, image processing method, and image reading method.
상세보기
Fujii,Tatsuya, Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples.
상세보기
Mukai,Takuo; Imai,Yukihiro, Method and apparatus for mobile phone using semiconductor device capable of inter-processing voice signal and audio signal.
상세보기
Chen, Feng; Price, David L., Method for detecting a dotting sequence for manchester encoded data in a deep fading environment.
상세보기
Sakamoto, Kazuo; Nakayama, Yasunori, Output buffer circuit eliminating high voltage insulated transistor and level shift circuit, and an electronic device using the output buffer circuit.
상세보기
Sakamoto,Kazuo; Nakayama,Yasunori, Output buffer circuit eliminating high voltage insulated transistor and level shift circuit, and an interface circuit using the output buffer circuit.
상세보기
Rodriguez, Pablo M.; Ilkbahr, Alper; Muljano, Harry, Parallel terminated bus system.
상세보기
Suzuki Teruo (Kasugai JPX), Phase synchronizing apparatus, decoder and semiconductor integrated circuit device.
상세보기
Heiles Juergen,DEX, Scanner circuit for digital signals with high data rate.
상세보기
Miyamoto,Hiromitsu, Synchronization error detection circuit.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Digital data detecting and synchronizing circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (15)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Digital data detecting and synchronizing circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (15)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트