$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Overheating detection circuit for detecting overheating of a power device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G08B-017/06
출원번호 US-0796266 (1991-11-21)
우선권정보 JP-0322143 (1990-11-26); JP-0229238 (1991-09-10); JP-0292581 (1991-11-08)
발명자 / 주소
  • Nishiura Masaharu (Kawasaki JPX) Fujihira Tatsuhiko (Kawasaki JPX)
출원인 / 주소
  • Fuji Electric Co., Ltd. (Kawasaki JPX 03)
인용정보 피인용 횟수 : 24  인용 특허 : 0

초록

An arrangement for detecting overheating of a power integrated circuit includes a power device integrated in a semiconductor substrate and an overheating detection circuit. The overheating detection circuit includes a reverse biased pn junction formed in the same semiconductor substrate as the power

대표청구항

An overheating detect ion arrangement for detecting overheating of a power integrated circuit, including: a power device integrated in a semiconductor substrate; and an overheating detection circuit, including: a reverse biased pn junction formed in the same semiconductor substrate as said power dev

이 특허를 인용한 특허 (24)

  1. George Thomas Stepp, III, Active cooling system for an electronic device.
  2. Bowden, Scott J.; Douglas, Jonathan P., Failsafe mechanism for preventing an integrated circuit from overheating.
  3. Bowden, Scott J.; Douglas, Jonathan P., Failsafe mechanism for preventing an integrated circuit from overheating.
  4. Bowden,Scott J.; Douglas,Jonathan P., Failsafe mechanism for preventing an integrated circuit from overheating.
  5. Sato,Yutaka; Nagasu,Masahiro; Ishikawa,Katsumi; Saito,Ryuichi; Inarida,Satoru, Fault detection system.
  6. Jahelka, Tomas; Schindler, Jaromir, Microelectronic device equipped with a thermal protection circuit and thermal protection method for a microelectronic device.
  7. Teggatz Ross E. ; Devore Joseph A. ; Sutton Stephen L. ; Subramaniam Ganapathy R.,INX, Non-volatile memory in power and linear integrated circuits.
  8. Franch, Robert L.; Jenkins, Keith A., On chip temperature measuring and monitoring circuit and method.
  9. Franch, Robert L.; Jenkins, Keith A., On chip temperature measuring and monitoring method.
  10. Sato Hirohide,JPX ; Tsutsui Toshio,JPX, Output controlling apparatus for vehicle generator.
  11. Yamamoto,Tomohisa, Overtemperature detection device and semiconductor integrated circuit device.
  12. Baudry Jean-Jerome C. (567 Avenue Road ; Apartment N102 Toronto ; Ontario CAX M4V 2K1 ), System to monitor the temperature of an integrated circuit and to dissipate heat generated thereby.
  13. Nagata Junichi,JPX ; Hayakawa Junji,JPX ; Ban Hiroyuki,JPX, Temperature detecting using a forward voltage drop across a diode.
  14. Mikuni, Takeshi; Tamagawa, Akio, Temperature detection circuit.
  15. Mikuni,Takeshi; Tamagawa,Akio, Temperature detection circuit.
  16. Takahashi Mitsuasa,JPX, Temperature detection method and circuit using MOSFET.
  17. Oyabe,Kazunori; Yamazaki,Tomoyuki; Miyasaka,Yasushi, Temperature measurement device of power semiconductor device.
  18. Schrodinger, Karl; Stimma, Jaro, Temperature sensor and circuit configuration for controlling the gain of an amplifier circuit.
  19. Ooe, Takatoshi; Saitou, Ryuu; Iwamizu, Morio, Temperature sensor circuit.
  20. Hoffer, Cary J; Bausch, James F, Temperature-indicating power adapter and electronic device that operates therewith.
  21. Tuozzolo Claudio, Thermal limit circuit with built-in hysteresis.
  22. Frank, Richard; Darmon, Denis Michel, Thermal shutdown circuit.
  23. Dotson, Robert N., Thermal shutdown circuit with hysteresis and method of using.
  24. Schuellein George E. ; Theroux Arthur R. ; Sanzo Christopher J. ; Levin Gedaly, Undervoltage lockout circuit with sleep pin.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로