[특허]Resin molded type semiconductor device having a conductor film

Hitachi, Ltd. (Tokyo JPX 03)

Resin molded type semiconductor device having a conductor film

국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-027/02 H01L-029/34 H01L-023/48 H01L-029/44
출원번호	US-0072405 (1993-06-07)
우선권정보	JP-0119817 (1980-09-01)
발명자 / 주소	Hara Yuji (Akishima JPX) Ito Satoru (Tokyo JPX) Toya Tatsuro (Tokyo JPX)
출원인 / 주소	Hitachi, Ltd. (Tokyo JPX 03)
인용정보	피인용 횟수 : 24 인용 특허 : 0

초록 ▼

A resin molded type semiconductor device has a metallic guard ring that is formed to cover the peripheral edge of the surface of a tetragonal semiconductor substrate. In order to prevent a passivation film on the guard ring from being cracked by stresses due to a resin mold package concentrating in the four corners of the semiconductor substrate, slits or rows of small holes are formed in the corner portions of the guard ring.

대표청구항 ▼

A semiconductor integrated circuit device comprising: (a) a substantially tetragonal semiconductor substrate having a major surface including a first peripheral edge and a second peripheral edge adjacent to said first peripheral edge to define a corner of said major surface of said substantially tetragonal semiconductor substrate; (b) a plurality of active circuit elements which are formed on said major surface of said substantially tetragonal semiconductor substrate; (c) metal wiring means for electrically connecting said plurality of elements formed on said major surface of said semiconductor substrate, said metal wiring means having a broad metal conductor film formed adjacent to said first and second peripheral edges of said major surface of said substantially tetragonal semiconductor substrate, said broad metal conductor film having parallel sides and extending continuously along said first and second peripheral edges to form a bent portion adjacent to said corner of said major surface of said semiconductor substrate; (d) an inorganic passivation film formed over said metal wiring means; (e) a thermosetting sealing resin which is formed over said inorganic passivation film and which encapsulates said semiconductor substrate, said broad metal conductor film having a plurality of slits formed in said bent portion in said corner, with the slits having side portions extending in parallel to the sides of the broad metal conductor film, and the width of said broad metal conductor film being sufficient to act as wiring for applying a power source or a ground potential for said plurality of active circuit elements.

이 특허를 인용한 특허 (24)

Su,Chao Yuan; Tsao,Pei Haw; Lee,Hsin Hui; Huang,Chender; Hou,Shang Y.; Jeng,Shin Puu; Tsai,Hao Yi; Hu,Chenming, Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling.
상세보기
Su,Chao Yuan; Tsao,Pei Haw; Lee,Hsin Hui; Huang,Chender; Hou,Shang Y.; Jeng,Shin Puu; Tsai,Hao Yi; Hu,Chenming, Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling.
상세보기
Jeng, Shin-Puu; Hsu, Shih-Hsun, Die saw crack stopper.
상세보기
Thei, Kong-Beng; Cheng, Chung Long; Liu, Chung-Shi; Chuang, Harry-Hak-Lay; Wu, Shien-Yang; Chen, Shi-Bai, E-fuse structure design in electrical programmable redundancy for embedded memory circuit.
상세보기
Thei, Kong-Beng; Cheng, Chung Long; Liu, Chung-Shi; Chuang, Harry-Hak-Lay; Wu, Shien-Yang; Chen, Shi-Bai, E-fuse structure design in electrical programmable redundancy for embedded memory circuit.
상세보기
Lo Verde, Domenico; Bruno, Giuseppe, Electric connection structure for electronic power devices, and method of connection.
상세보기
Su, Chao-Yuan; Lin, Chung-Yi, Exclusion zone for stress-sensitive circuit design.
상세보기
Su, Chao-Yuan; Lin, Chung-Yi, Exclusion zone for stress-sensitive circuit design.
상세보기
Su, Chao-Yuan; Lin, Chung-Yi, Exclusion zone for stress-sensitive circuit design.
상세보기
Thei, Kong-Beng; Cheng, Chung Long; Liu, Chung-Shi; Chuang, Harry; Wu, Shien-Yang; Chen, Shi-Bai, Fuse structure.
상세보기
Chen, Hsien-Wei; Liu, Yu-Wen; Sheu, Jyh-Cherng; Tsai, Hao-Yi; Jeng, Shin-Puu; Yu, Chen-Hua; Hou, Shang-Yun, Heat spreader structures in scribe lines.
상세보기
Chuang,Harry; Wang,Chen Chia, Interconnect junction providing reduced current crowding and method of manufacturing same.
상세보기
Chuang, Harry, Localized slots for stress relieve in copper.
상세보기
Chuang,Harry, Localized slots for stress relieve in copper.
상세보기
Chuang,Harry, Localized slots for stress relieve in copper.
상세보기
Jeng, Shin-Puu; Chen, Hsien-Wei; Hou, Shang-Yun; Tsai, Hao-Yi; Wu, Anbiarshy N. F.; Liu, Yu-Wen, Protective seal ring for preventing die-saw induced stress.
상세보기
Yu, Chen-Hua; Jeng, Shin-Puu; Tsai, Hao-Yi; Hou, Shang-Yun; Chen, Hsien-Wei; Chiu, Ming-Yen, Scribe line metal structure.
상세보기
Jeng, Shin-Puu; Hsu, Shih-Hsun; Hou, Shang-Yun; Tsai, Hao-Yi; Yu, Chen-Hua, Seal ring structure with improved cracking protection.
상세보기
Jeng, Shin-Puu; Hsu, Shih-Hsun; Hou, Shang-Yun; Tsai, Hao-Yi; Yu, Chen-Hua, Seal ring structure with improved cracking protection and reduced problems.
상세보기
Park, Joo-Sung; Hong, Ae-Ran, Semiconductor devices including a topmost metal layer with at least one opening and their methods of fabrication.
상세보기
Obinata,Takayoshi, Semiconductor wafer, semiconductor device, method for manufacturing the semiconductor device, circuit board, and electronic apparatus.
상세보기
Skinner Harry G. ; Delaplane Neil C. ; Mahajan Ravi V. ; Starkston Robert ; Lii Mirng-ji ; Edsall Ron, Substrate for reducing electromagnetic interference and enclosure.
상세보기
Tsai, Hao-Yi; Tsai, Chia-Lun; Hou, Shang-Yun; Jeng, Shin-Puu; Hsu, Shih-Hsun; Hsu, Wei-Ti; Feng, Lin-Ko; Chen, Chun-Jen, Test line placement to improve die sawing quality.
상세보기
Tsai, Hao-Yi; Tsai, Chia-Lun; Hou, Shang-Yun; Jeng, Shin-Puu; Hsu, Shih-Hsun; Hsu, Wei-Ti; Feng, Lin-Ko; Chen, Chun-Jen, Test line placement to improve die sawing quality.
상세보기

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Resin molded type semiconductor device having a conductor film

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (24)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Resin molded type semiconductor device having a conductor film

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (24)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트