$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnection process with self-aligned via plug

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
  • H01L-021/48
출원번호 US-0158385 (1993-11-29)
발명자 / 주소
  • Hong Gary (Hsinchu TWX)
출원인 / 주소
  • United Microelectronics Corporation (Hsinchu TWX 03)
인용정보 피인용 횟수 : 30  인용 특허 : 0

초록

A device and a method of formation on a substrate of a semiconductor interconnection via structure for semiconductor devices is provided. Initially, form a first metal layer on the substrate, a first dielectric layer upon the first metal layer, and a mask upon the dielectric layer with a metal etchi

대표청구항

A method of formation on a substrate of a device with a semiconductor interconnection via structure for semiconductor devices, comprising, a) forming a first metal layer on said substrate, b) forming a first dielectric layer upon said first metal layer, c) forming a mask upon said dielectric layer w

이 특허를 인용한 특허 (30)

  1. Cleeves James M., Disposable post processing for semiconductor device fabrication.
  2. Hsu Chen-Chung,TWX, Dual damascene manufacturing process.
  3. Wu Shye-Lin,TWX, Dual damascene multi-level metallization and interconnection structure.
  4. Huang Yimin,TWX ; Chou Hsiao-Pang,TWX ; Yew Tri-Rung,TWX, Dual damascene processing method.
  5. Salmon, Peter C., Electronic assembly with electronic compontent and interconnection assembly connected via conductive bump and mating well.
  6. Salmon, Peter C., Electronic system modules and method of fabrication.
  7. Salmon, Peter C., Electronic system modules and method of fabrication.
  8. Salmon, Peter C., Electronic system modules and method of fabrication.
  9. Salmon, Peter C., Electronic system modules and method of fabrication.
  10. Salmon, Peter C., Fabrication method for electronic system modules.
  11. Salmon,Peter C., Fabrication method for electronic system modules.
  12. Fukase Tadashi (Tokyo JPX) Hamada Takehiko (Tokyo JPX), Fabrication process of a semiconductor device with a wiring structure.
  13. Harvey Ian, Integrated circuit device interconnection techniques.
  14. Fulford ; Jr. H. Jim ; Bandyopadhyay Basab ; Dawson Robert ; Hause Fred N. ; Michael Mark W. ; Brennan William S., Integrated circuit which uses a recessed local conductor for producing staggered interconnect lines.
  15. So Daniel M., Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture.
  16. Yokoyama, Seiji; Sekimoto, Yuuichirou; Imada, Sinichi, Method for fabricating a semiconductor device by considering the extinction coefficient during etching of an interlayer insulating film.
  17. Isobe Akira (Tokyo JPX), Method for fabricating multi-level interconnection structure for semiconductor device.
  18. Kim Yong Kwon,KRX ; Park Nae Hak,KRX, Method for forming interconnection of semiconductor device.
  19. Tomita Ken-ichi (Kawasaki JPX), Method for manufacturing semiconductor device with multilayer wiring structure, including improved step of forming insul.
  20. Choi Yang Kyu,KRX, Method for the fabrication of a semiconductor device.
  21. Harris Edward Belden, Method of etching self-aligned vias to metal using a silicon nitride spacer.
  22. Hsu Chen-Chung,TWX, Method of fabricating a dual damascene structure.
  23. Huang Yimin,TWX ; Yew Tri-Rung,TWX, Method of fabricating an unlanded metal via of multi-level interconnection.
  24. Huang Chao-Yuan,TWX, Method of fabricating via and interconnection.
  25. Chuen-Der Lien, Method of forming self-aligned via structure.
  26. Yei-Hsiung Lin TW; Chen-Bin Lin TW; Chin-Chun Huang TW, Method of manufacturing metallic interconnect.
  27. Kyeong-koo Chi KR; Byeong-yun Nam KR, Method of manufacturing self-aligned contact hole.
  28. Wu Jiunh-Yuan,TWX ; Lur Water,TWX ; Sun Shih-Wei,TWX, Method of planarizing a pre-metal dielectric layer using chemical-mechanical polishing.
  29. Lee Chii-Chang (Austin TX) Kawasaki Hisao (Austin TX), Process for forming a semiconductor device including conductive members.
  30. Liang Chunlin, Process for forming an integrated structure comprising a self-aligned via/contact and interconnect.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트