[특허]Via sidewall SOG nitridation for via filling

Via sidewall SOG nitridation for via filling 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-029/34 H01L-021/44
출원번호	US-0085955 (1993-07-06)
발명자 / 주소	Yang Ming-Tzung (Hsin Chu TWX) Pan Hong-Tsz (Chang-Hua TWX) Chang Shih-Chanh (Taichung TWX)
출원인 / 주소	United Microelectronics Corporation (Hsinchu TWX 03)
인용정보	피인용 횟수 : 33 인용 특허 : 0

초록 ▼

A new method of forming the dielectric layer of an integrated circuit is described. A thick insulating layer is formed over semiconductor device structures in and on a semiconductor substrate. A first metal layer is deposited over the thick insulating layer. The first metal layer is etched using conventional photolithography and etching techniques to form the desired metal pattern on the surface of the thick insulating layer. The intermetal dielectric layer is formed by first covering the patterned first metal layer with a layer of silicon oxide. The silicon oxide layer is covered with a layer of spin-on-glass material which is baked and cured. A second layer of silicon oxide completes the intermetal dielectric layer. Via openings are formed through the intermetal dielectric layer to the underlying patterned first metal layer. A silicon nitride cap is formed on the exposed surfaces of the spin-on-glass layer within the via openings to prevent outgassing from the intermetal dielectric layer, and thus to prevent poisoned via metallurgy. A second metal layer is deposited overlying the intermetal dielectric layer and within the via openings and fabrication of the integrated circuit is completed.

대표청구항 ▼

The method of forming the intermetal dielectric layer of an integrated circuit while preventing outgassing from said intermetal dielectric layer comprising: providing a thick insulating layer over semiconductor device structures in and on a semiconductor substrate; depositing a first metal layer over said thick insulating layer; etching said first metal layer using photolithography and etching techniques to form the desired metal pattern on the surface of said thick insulating layer; forming said intermetal dielectric layer comprising: covering said patterned first metal layer with a first layer of silicon oxide; covering said first silicon oxide layer with a layer of spin-on-glass material and baking and curing said spin-on-glass layer to form a spin-on-glass silicon oxide layer; and covering said spin-on-glass layer with a second layer of silicon oxide to complete said intermetal dielectric layer; forming via openings through said intermetal dielectric layer to underlying said patterned first metal layer which thereby exposes portions of said spin-on-glass silicon oxide layer; forming a silicon nitride material cap of between about 50 to 200 Angstroms on the said exposed surfaces of said spin-on-glass silicon oxide layer within said via opening by exposing said spin-on-glass layer to nitrogen atoms at a temperature of between about 450°to 600°C. to prevent said outgassing from said intermetal dielectric layer; depositing a second metal layer overlying said intermetal dielectric layer and within said via openings; and completing fabrication of said integrated circuit.

이 특허를 인용한 특허 (33)

Moore, John T.; DeBoer, Scott J., Capacitors.
상세보기
Moore,John T.; DeBoer,Scott J., Capacitors, methods of forming capacitors, and methods of forming capacitor dielectric layers.
상세보기
Subramanian, Ramkumar; Lyons, Christopher F.; Plat, Marina V.; Singh, Bhanwar, Dual inlaid process using a bilayer resist.
상세보기
Ramkumar Subramanian ; Christopher F. Lyons ; Marina V. Plat ; Bhanwar Singh, Dual inlaid process using an imaging layer to protect via from poisoning.
상세보기
Yang, Chih-Chao; Edelstein, Daniel C.; Molis, Steven E., Enhanced diffusion barrier for interconnect structures.
상세보기
Yang, Chih-Chao; Edelstein, Daniel C.; Molis, Steven E., Enhanced diffusion barrier for interconnect structures.
상세보기
Chou Chin-hao,TWX ; Yang Yu-Chen,TWX ; Hung Shing-Hsiang,TWX, In-situ pre-PECVD oxide deposition process for treating SOG.
상세보기
Rolfson J. Brett, Integrated circuit, and method for forming an integrated circuit.
상세보기
Rolfson J. Brett, Interlocking conductive plug for use with an integrated circuit.
상세보기
Yu Chen-Hua,TWX ; Cheng Yao-Yi,TWX, Method for fabricating passivation layers over metal lines.
상세보기
Kariya Atsushi,JPX, Method for making semiconductor device by coating an SOG film in amine gas atmosphere.
상세보기
Moore, John T.; DeBoer, Scott J., Method of forming a capacitor dielectric layer.
상세보기
Sandhu, Gurtej S.; Moore, John T.; Rueger, Neal R., Method of forming a nitrogen-enriched region within silicon-oxide-containing masses.
상세보기
Beaman, Kevin L.; Moore, John T., Method of forming a structure over a semiconductor substrate.
상세보기
Beaman, Kevin L.; Moore, John T., Method of forming a structure over a semiconductor substrate.
상세보기
Beaman,Kevin L.; Moore,John T., Method of forming a structure over a semiconductor substrate.
상세보기
Shih Hsueh-Hao,TWX ; Chiang Jing-Hua,TWX, Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device.
상세보기
Nguyen Loi Ngoc, Method of patterning a submicron semiconductor layer.
상세보기
Cheng Yao-Yi,TWX ; Jang Syun-Min,TWX ; Yu Chen-Hua,TWX, Method of stabilizing low dielectric constant films.
상세보기
Annapragada Rao V., Methods for making reliable via structures having hydrophobic inner wall surfaces.
상세보기
Sandhu,Gurtej S.; Moore,John T.; Rueger,Neal R., Methods of forming a nitrogen enriched region.
상세보기
Moore, John T.; DeBoer, Scott J., Methods of forming capacitors.
상세보기
Eppich,Denise M.; Beaman,Kevin L., Methods of forming capacitors and methods of forming capacitor dielectric layers.
상세보기
Beaman,Kevin L.; Moore,John T., Methods of forming transistors.
상세보기
Sandhu,Gurtej S.; Moore,John T.; Rueger,Neal R., Methods of forming transistors.
상세보기
Rhodes, Howard E., Passivation planarization.
상세보기
Rhodes,Howard E., Passivation planarization.
상세보기
Rhodes,Howard E., Passivation planarization.
상세보기
Moore,John T., Semiconductor constructions.
상세보기
Ueda Satoshi,JPX ; Ueda Tetsuya,JPX ; Mayumi Shuichi,JPX, Semiconductor device and a manufacturing method thereof.
상세보기
Reinberg Alan R., Semiconductor processing methods, methods of forming capacitors, methods of forming silicon nitride, and methods of densifying silicon nitride layers.
상세보기
Chang Chung Liang,TWX ; Chen Lai-Juh,TWX, Sidewall protection for a via hole formed in a photosensitive, low dielectric constant layer.
상세보기
Sandhu,Gurtej S.; Moore,John T.; Rueger,Neal R., Transistor structures.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Via sidewall SOG nitridation for via filling 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (33)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Via sidewall SOG nitridation for via filling 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (33)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트