$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for fabricating a vertical bipolar transistor with reduced parasitic capacitance between base and collector regio 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/331
출원번호 US-0319638 (1994-10-07)
우선권정보 JP-0251254 (1993-10-07)
발명자 / 주소
  • Sato Fumihiko (Tokyo JPX)
출원인 / 주소
  • NEC Corporation (Tokyo JPX 03)
인용정보 피인용 횟수 : 21  인용 특허 : 0

초록

A method of fabricating a vertical bipolar semiconductor device includes a step of forming an N--type silicon epitaxial layer which constitutes a part of a collector region and a P+-type polycrystalline silicon film which functions as a base lead-out electrode. The silicon epitaxial layer and the po

대표청구항

A method for fabricating a semiconductor device, said method comprising the steps of: forming a single crystal silicon substrate of a first conductivity type, which has a buried layer of a second conductivity type provided selectively on a surface of said substrate and which is selectively covered a

이 특허를 인용한 특허 (21)

  1. Stengl,Reinhard; Meister,Thomas; Sch채fer,Herbert; Franosch,Martin, Bipolar transistor.
  2. Stengl, Reinhard; Meister, Thomas; Sch?fer, Herbert; Franosch, Martin, Bipolar transistor and method of fabricating a bipolar transistor.
  3. Kirchgessner, James A.; Menner, Matthew W.; John, Jay P., Integrated CMOS and bipolar devices method and structure.
  4. Chantre Alain,FRX ; Marty Michel,FRX ; Dutartre Didier,FRX ; Monroy Augustin,FRX ; Laurens Michel,FRX ; Guette Francois,FRX, Low-noise vertical bipolar transistor and corresponding fabrication process.
  5. Ueda,Takashi, Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device.
  6. Leedy Glenn Joseph, Membrane dielectric isolation IC fabrication.
  7. Leedy Glenn Joseph, Membrane dielectric isolation IC fabrication.
  8. Kim Yong-Chan,KRX, Method for fabricating a bipolar transistor.
  9. Jeon, Kwang-seok; Woo, Sang-ho, Method for forming junction electrode of semiconductor device.
  10. Hsu Sheng Teng, Method for manufacturing a CMOS self-aligned strapped interconnection.
  11. Sato Fumihiko (Tokyo JPX), Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance.
  12. Bock,Josef; Meister,Thomas; Stengl,Reinhard; Schafer,Herbert, Method for the production of a bipolar transistor.
  13. Taft Robert C. (Austin TX) Hayden James D. (Austin TX), Method of formation of bipolar transistor having reduced parasitic capacitance.
  14. Kamins Theodore I. (4132 Thain Way Palo Alto CA 94306) Wang Albert (14369 Saddle Mount Dr. Los Altos CA 94022), Method of forming silicon/silicon-germanium heterojunction bipolar transistor.
  15. John,Jay P.; Kirchgessner,James A.; Menner,Matthew W., Method of manufacturing a bipolar transistor and bipolar transistor thereof.
  16. Cho Deok Ho,KRX ; Lee Soo Min,KRX ; Han Tae Hyeon,KRX ; Ryum Byung Ryul,KRX ; Pyun Kwang Eui,KRX, Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor.
  17. Okamoto Tetsumasa,JPX, Semiconductor device and manufacturing method of the same.
  18. Yamazaki Toru,JPX, Semiconductor device utilizing a pedestal collector region and method of manufacturing the same.
  19. Sato, Fumihiko, Semiconductor device with reduced electrical variation.
  20. Brennan William S. ; Hause Frederick N., Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect.
  21. Kuo, Chun-Tsung; Chen, Chuan-Feng, Structure and formation method of semiconductor device with bipolar junction transistor.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로