[특허]CMOS voltage reference circuit

CMOS voltage reference circuit 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03K-003/01
출원번호	US-0158418 (1993-11-29)
발명자 / 주소	Lucas Charles H. (Fair Oaks CA)
출원인 / 주소	Intel Corporation (Santa Clara CA 02)
인용정보	피인용 횟수 : 22 인용 특허 : 0

초록 ▼

A simple CMOS voltage reference circuit develops a reference voltage from the sum of the threshold voltages of a pair of complementary devices. In a p-type substrate a p-channel device is formed in an isolated n-type well, with the well tied to the source at the reference node. The drain is coupled to the drain of a complementary n-channel device. An additional p-channel device functions as a current source. The voltage reference circuit may be advantageously cascaded to improve stability and insensitivity to the power supply voltage.

대표청구항 ▼

An integrated circuit formed in a semiconductor substrate of a first conductivity type, the integrated circuit comprising: (a) a first voltage terminal coupled to a first node; (b) a second voltage terminal; (c) a first transistor of a first channel type formed in a first isolated well in the substrate, wherein the first isolated well is of a second conductivity type and is conductively coupled to the first node, the first transistor have a first channel electrode coupled to the first node, a second channel electrode coupled to a second node, and a gate electrode coupled to the second node; (d) a second transistor of a second channel type, the second transistor having a first channel electrode coupled to the second node, a second channel electrode coupled to the second voltage terminal, and a gate electrode coupled to the second node; (e) a circuit coupled to the first node; (f) a third voltage terminal coupled to a third node; (g) a fourth voltage terminal; (h) a third transistor of the first channel type formed in a second isolated well in the substrate, wherein the second isolated well is of the second conductivity type and is conductively coupled to the third node, the third transistor having a first channel electrode coupled to the third node, a second channel electrode coupled to a fourth node, and a gate electrode coupled to the fourth node; (i) a fourth transistor of the second channel type, the fourth transistor having a first channel electrode coupled to the fourth node, a second channel electrode coupled to the fourth voltage terminal, and a gate electrode coupled to the fourth node; and (j) a current source coupled to the third node and to the first voltage terminal for providing current at the first node.

이 특허를 인용한 특허 (22)

Ochoa, Agustin; Tang, Howard, Analog delay cells for the power supply of an RFID tag.
상세보기
Ochoa, Agustin, Bandgap ready circuit.
상세보기
Can Sumer, Bandgap reference voltage circuit with PTAT current source.
상세보기
Ka Nang Leung HK; Kwok Tai Philip Mok HK; Ka Chun Kwok HK, CMOS voltage reference.
상세보기
Hughes John B.,GBX, Current memory and circuit arrangement comprising current memories.
상세보기
Ochoa, Agustin; Pishdad, Bardia, Dynamic adjusting RFID demodulation circuit.
상세보기
Ochoa, Agustin; Tang, Howard, Dynamic power clamp for RFID power control.
상세보기
Maccarrone Marco,ITX ; Commodaro Stefano,ITX ; Carrera Marcelo,ITX ; Ghilardelli Andrea,ITX, Electronic circuit for generating a stable voltage signal for polarizing during a reading step UPROM memory cells operating at low feed voltage.
상세보기
Ochoa, Agustin, Generation of voltage supply for low power digital circuit operation.
상세보기
Stecker Johannes,DEX ; Luther Klaus,DEX ; Hoffmann Kurt,DEX ; Kowarik Oskar,DEX, Integrated buffer circuit which functions independently of fluctuations on the supply voltage.
상세보기
Pilo, Harold; Wu, Richard S., Leakage-aware voltage regulation circuit and method.
상세보기
Wong Myron W. ; Vest William Bradley, Power compensating voltage reference.
상세보기
Ochoa, Agustin; Tang, Howard, Power-on sequencing for an RFID tag.
상세보기
Fiscus, Timothy E., Proportional to temperature voltage generator.
상세보기
Fiscus, Timothy E., Proportional to temperature voltage generator.
상세보기
Yu Ta-Lee,TWX ; Yeh Ling-Yen,TWX, Protection circuit for a CMOS integrated circuit.
상세보기
Roine, Per Torstein; Griffith, Danielle L; Smith, Ryan A, RC oscillator with additional inverter in series with capacitor.
상세보기
Sharpe-Geisler Bradley A., Reference for CMOS memory cell having PMOS and NMOS transistors with a common floating gate.
상세보기
Keiichi Kurokawa JP; Miwaka Takahashi JP; Minako Fukumoto JP; Noriko Koshita JP; Masahiko Toyonaga JP, Semiconductor integrated circuit and manufacturing method therefor, semiconductor macro cell and automatic layout method therefor, and mask processing method.
상세보기
Kurokawa Keiichi,JPX ; Takahashi Miwaka,JPX ; Fukumoto Minako,JPX ; Koshita Noriko,JPX ; Toyonaga Masahiko,JPX, Semiconductor integrated circuit capable of compensating for flucuations in power supply voltage level and method of manufacturing the same.
상세보기
Ochoa, Agustin; Tang, Howard, Shunt regulator circuit having a split output.
상세보기
Malherbe Alexandre (Trets FRX), Temperature detector on an integrated circuit.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

CMOS voltage reference circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (22)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

CMOS voltage reference circuit 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (22)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트