$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for forming metal wiring of semiconductor device

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/265
  • H01L-021/283
출원번호 US-0363634 (1994-12-21)
우선권정보 KR-0028892 (1993-12-21)
발명자 / 주소
  • Choi Kyeong K. (Kyoungki-do KRX)
출원인 / 주소
  • Hyundai Electronics Industries Co., Ltd. (Kyoungki-do KRX 03)
인용정보 피인용 횟수 : 12  인용 특허 : 0

초록

A method for forming a metal wiring of a semiconductor device, capable of avoiding a complexity of procedural steps involved in the formation of a metal plug buried in deeper contact holes having different depths in the formation of the metal wiring buried in the contact holes. The method includes t

대표청구항

A method for forming a metal wiring of a semiconductor device, comprising the steps of: forming a lower conduction wiring on a silicon substrate such that the lower conduction wiring is insulated from the silicon substrate, and then forming a first insulating film for a planarization over the lower

이 특허를 인용한 특허 (12)

  1. Gambino Jeffrey P. ; Narayan Chandrasekhar ; Kirihata Toshiaki, Conductor-insulator-conductor structure.
  2. Figura Thomas A. ; Jeng Nanseng, Field oxide formation by oxidation of polysilicon layer.
  3. Harvey Ian, Integrated circuit device interconnection techniques.
  4. Gambino Jeffrey P. ; Jaso Mark A. ; Kotecki David E., Integrated circuit having a via and a capacitor.
  5. Choi Kyeong Keun (Kyoungkido KRX), Method for forming a plug in a semiconductor device.
  6. Chen Hung-Sheng (San Jose CA) Nguyen Tim (Milpitas CA) Moberly Larry (Santa Clara CA) Teng Chih S. (San Jose CA), Method for forming contact openings in a multi-layer structure that reduces overetching of the top conductive structure.
  7. Kimura Tadayuki,JPX, Method of fabricating a semiconductor device including a plurality of contact regions disposed at different depths.
  8. Gambino Jeffrey P. ; Jaso Mark A. ; Kotecki David E., Method of forming a capacitor and a capacitor formed using the method.
  9. Zheng Jiazhen (Singapore SGX) Chan Lap (San Francisco CA), Method of making a dual damascene antifuse structure.
  10. Yamada,Junji; Yamada,Yutaka; Ariyoshi,Junichi, Method of manufacturing semiconductor device.
  11. Cherng George Meng Jaw,TWX, Process for a nail shaped landing pad plug.
  12. Xi-Wei Lin, Self-aligned etch-stop layer formation for semiconductor devices.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트