$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Testing method for electronic apparatus

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) G06F-011/25   
미국특허분류(USC) 371/223 ; 324/731 ; 371/221 ; 371/251
출원번호 US-0061731 (1993-05-17)
우선권정보 JP-0170054 (1992-05-18); JP-0154090 (1992-05-22)
발명자 / 주소
출원인 / 주소
인용정보 피인용 횟수 : 30  인용 특허 : 0
초록
▼

A method of testing an electronic apparatus which eliminates a control signal line for setting an integrated circuit to a test mode and a test mode select terminal of an external terminal section and wherein fetching of test data and transfer of the thus fetched test data are performed in an integrated operation. In each of the integrated circuits, a boundary scan control circuit discriminates a category code at the top of data inputted from a serial input terminal to control a pair of switching circuits. When the category code represents a test mode, pr...

대표
청구항
▼

A method of testing the interconnection of first and second integrated circuits each including a parallel data input/output terminal, serial input and output terminals, and boundary scan cells associated with said parallel data input/output terminal, said first and second integrated circuits each selectively having a test mode in which the respective serial input and output terminals are operable to receive and supply test serial data and a non-test mode in which said serial input and output terminals are operable to receive and supply non-test serial da...

이 특허를 인용한 특허 피인용횟수: 30

  1. Anup K. Nayak. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom. USP2002086430718.
  2. Carron Theodore Gregory,CAX ; Morrison Richard A.,CAX. Automatic test equipment scan test enhancement. USP2001076256760.
  3. Ramamurthy Srinivas ; Berger Neal ; Fahey ; Jr. James,FRX ; Gongwer Geoffrey S. ; Saiki William J. ; Tam Eugene Jinglun. Configuration control in a programmable logic device using non-volatile elements. USP1999105968196.
  4. Morokhovskyi, Victor. Control device and method of operating the control device having controller chips and change-over unit. USP2009087573315.
  5. Lee D. Whetsel. Dual mode memory for IC terminals. USP2002046378095.
  6. Puente, Edmundo De La. Error catch RAM support using fan-out/fan-in matrix. USP2010117827452.
  7. Narayanan, Prakash; Mittal, Rajesh; Mehrotra, Rajat. Full pad coverage boundary scan. USP2017109791505.
  8. Whetsel, Lee D.. Hierarchical linking module connection to access ports of embedded cores. USP2005126975980.
  9. Whetsel, Lee D.. I/O switches and serializer for each parallel scan register. USP2011067962816.
  10. Whetsel, Lee D.. IC with shared scan cells selectively connected in scan path. USP2004046728915.
  11. Frankowsky,Gerd. Integrated module having a plurality of separate substrates. USP2007067228473.
  12. Saado,Alon; Young,Linley. Method and/or apparatus for performing static timing analysis on a chip in scan mode with multiple scan clocks. USP2007067231567.
  13. Van Den Eijnden, Petrus Marinus Cornelis Maria. Method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards. USP2014078775883.
  14. Van Den Eijnden, Petrus Marinus Cornelis Maria. Method of and an arrangement for testing connections on a printed circuit board. USP2013128601333.
  15. De La Puente, Edmundo; Eskeldson, David. Parallel test circuit with active devices. USP2013028384410.
  16. Whetsel, Lee D.. Position independent testing of circuits. USP2004076763485.
  17. Leinen, Wade R.. Reconfigurable IEEE 1149.1 bus interface. USP2004046728814.
  18. Aipperspach Anthony Gus ; Day Leland Leslie ; Ganfield Paul Allen ; Johnson Charles Luther. SRAM that can be clocked on either clock phase. USP2001076260164.
  19. Whetsel, Lee D.. Scan circuit low power adapter with counter. USP2004076769080.
  20. Levy Paul S.. Scan testable circuit arrangement. USP2001106304988.
  21. Levy Paul S.. Scan testable circuit arrangement. USP2000036041427.
  22. Whetsel,Lee D.; Haroun,Baher S.; Lasher,Brian J.; Kinra,Anjali. Selecting different 1149.1 TAP domains from update-IR state. USP2006067058862.
  23. Whetsel Lee D.. Self initializing and correcting shared resource boundary scan with output latching. USP1998035732091.
  24. Yamazaki,Masafumi; Suzuki,Takaaki; Nakamura,Toshikazu; Eto,Satoshi; Miyo,Toshiya; Sato,Ayako; Yoneda,Takayuki; Kawamura,Noriko. Semiconductor device. USP2007077243274.
  25. Hashizume, Takeshi. Semiconductor integrated circuit devices with test circuit. USP2003036539511.
  26. Edwards, David A.; Wright, Stephen James; Ramanadin, Bernard. System and method for communicating with an integrated circuit. USP2004086779145.
  27. Edwards, David Alan; Wright, Stephen James; Ramanadin, Bernard. System and method for communicating with an integrated circuit. USP2003036530047.
  28. Jindal, Deepak. System for testing electronic circuits. USP2014108855962.
  29. Osawa Tokuya,JPX ; Maeno Hideshi,JPX. Test circuit. USP1999055905737.
  30. de la Puente, Edmundo; Eskeldson, David D.. Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units. USP2012088242796.

IPC 상위 출원인