[특허]Integrated circuit package with via interconnections formed in a substrate

Integrated circuit package with via interconnections formed in a substrate 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-023/053 H01L-023/12 H01L-023/495
출원번호	US-0893518 (1992-06-02)
발명자 / 주소	Marrs Robert C. (Scottsdale AZ) Hirakawa Tadashi (Osaka JPX)
출원인 / 주소	Amkor Electronics, Inc. (Chandler AZ 02) Teijin Limited (Osaka JPX 03)
인용정보	피인용 횟수 : 27 인용 특허 : 0

초록 ▼

An integrated circuit package, and a method for forming the integrated circuit package, including a single layer or multilayer substrate in which interconnection vias are formed is described. Laser energy is swept across a surface of a mask in which holes have been formed. Laser energy passing through the holes of the mask forms vias in a substrate held in place below the mask. The laser energy is swept at such a speed and is maintained at such an energy level that the laser energy forms vias in the substrate, but does not penetrate a set of leads attached to the substrate. Vias may be formed in this way by either a mask imaging, contact mask or conformal mask technique. The laser energy is emitted from a non-thermal (e.g., excimer) laser. The substrate is formed of an organic (e.g., epoxy) resin. The resin may include reinforcing fibers (e.g., aramid fibers). Substrates may be formed on one or both sides of the set of leads. After formation in the substrate, the vias are coated with an electrically conductive material. The method of via formation is fast, inexpensive, achieves higher via density, and avoids overheating of the substrate.

대표청구항 ▼

An encapsulated integrated circuit, comprising: a substrate having a first surface and a second surface opposite the first surface and including a dielectric layer; a plurality of electrically conductive vias in the substrate; a plurality of electrically conductive leads attached to the first surface of the substrate; a plurality of bond pads, on the second surface of the substrate, for connection to an integrated circuit; a plurality of electrically conductive traces extending on the second surface from the bond pads; one of the electrically conductive vias extending from one of the traces through the dielectric layers to one of the plurality of leads; and a plastic material encapsulating the substrate and an inner portion of the leads with an outer portion of the leads remaining exposed outside the plastic material.

이 특허를 인용한 특허 (27)

Arai Kunio,JPX, Apparatus for laser processing with a mechanical cutter.
상세보기
Fries, Manfred; Munch, Thomas; Fischbach, Reinhard, Biometric sensor and method for its production.
상세보기
Keesler Ross W. ; Markovich Voya R. ; Paoletti Jim P. ; Perrino Marybeth ; Wilson William E., Composite laminate circuit structure and method of forming the same.
상세보기
Ross W. Keesler ; Voya R. Markovich ; Jim P. Paoletti ; Marybeth Perrino ; William E. Wilson, Composite laminate circuit structure and method of forming the same.
상세보기
Florentino Caesar C. ; Gupta Raj K. ; Hartlove Jeffrey S. ; Clendening ; Jr. Charles W. ; Reeve James L., Gain generator for high-energy chemical lasers.
상세보기
Saso Toru,JPX, High-frequency integrated circuit device and manufacture method thereof.
상세보기
Kosemura, Takahiko; Okubora, Akihiko; Hirabayashi, Takayuki; Ogino, Tatsuya; Hayashi, Kuniyuki, High-frequency module device.
상세보기
Scott C. Burkhart, High-speed pulse-shape generator, pulse multiplexer.
상세보기
Marrs Robert C., Integrated circuit chip to substrate interconnection.
상세보기
Marrs Robert C., Integrated circuit chip to substrate interconnection and method.
상세보기
Audoux Jean-Noel,FRX ; Thevenot Benoit,FRX, Integrated circuit comprising connection pads emerging on one surface.
상세보기
Carichner Karla Y., Integrated circuit package having bond fingers with alternate bonding areas.
상세보기
Pai Deepak K. ; Denny Ronald R. ; Chevalier Jeanne M. ; Schwartz ; III George F. ; Webster Clark F. ; Lufkin Robert M. ; Krinke Terrance A., Laminated multilayer substrates.
상세보기
Evers Sven, Laser wire bonding for wire embedded dielectrics to integrated circuits.
상세보기
Evers Sven, Laser wire bonding for wire embedded dielectrics to integrated circuits.
상세보기
Evers Sven, Laser wire bonding for wire embedded dielectrics to integrated circuits.
상세보기
Evers, Sven, Laser wire bonding for wire embedded dielectrics to integrated circuits.
상세보기
Sven Evers, Laser wire bonding for wire embedded dielectrics to integrated circuits.
상세보기
Martin P. Goetz ; Sammy K. Brown ; George E. Avery ; Andrew K. Wiggin ; Tom L. Todd ; Sam Beal, Method for mounting an integrated circuit having reduced thermal stresses between a bond pad and a metallic contact.
상세보기
Huemoeller, Ronald P.; Sheridan, Richard P., Method of making a chip carrier package using laser ablation.
상세보기
Shirai, Takehiro; Iwase, Masayuki, Method of manufacturing a printed wiring board lead frame package.
상세보기
Fries, Manfred; M?nch, Thomas; Fischbach, Reinhard, Method of producing a biometric sensor.
상세보기
Lee,Tien Yu T.; Amrine,Craig S.; Chiriac,Victor A.; Keser,Lizabeth Ann; Leal,George R.; Wenzel,Robert J., Methods and apparatus for thermal management in a multi-layer embedded chip structure.
상세보기
Thomsen, III, Donald Laurence; Cano, Roberto J.; Jensen, Brian J.; Hales, Stephen J.; Alexa, Joel A., Methods of making Z-shielding.
상세보기
Thomsen, III, Donald Laurence; Cano, Roberto J.; Jensen, Brian J; Hales, Stephen J; Alexa, Joel A, Methods of making Z-shielding.
상세보기
Shirai,Takehiro; Iwase,Masayuki, Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module.
상세보기
Chiang Kuo-Ning,TWX ; Chen Wen-Hwa,TWX ; Tseng Kuo-Tai,TWX, Stacked multiple-chip module micro ball grid array packaging.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Integrated circuit package with via interconnections formed in a substrate 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (27)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Integrated circuit package with via interconnections formed in a substrate 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (27)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트