최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0222522 (1994-04-04) |
우선권정보 | JP-0060062 (1992-03-17) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 15 인용 특허 : 0 |
A frame alignment circuit including at least a first series-to-parallel data converter having a shift register for accumulating series data, a latch circuit for converting the accumulated data into parallel data and a variable counter for dividing a clock signal into a divided clock signal. The fram
A frame alignment circuit comprising: at least one series-to-parallel data converting means including: a shift register for receiving a clock signal and a first parallel data signal, accumulating the first parallel data signal and outputting an accumulated data signal; a latch circuit for receiving
※ AI-Helper는 부적절한 답변을 할 수 있습니다.