$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Power MOSFET with overcurrent and over-temperature protection 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H02H-003/08
출원번호 US-0121288 (1993-09-14)
발명자 / 주소
  • Nadd Bruno C. (Puyvert FRX)
출원인 / 주소
  • International Rectifier Corporation (El Segundo CA 02)
인용정보 피인용 횟수 : 30  인용 특허 : 0

초록

A power integrated circuit is pin-compatible with a three-terminal power MOSFET and contains integrated circuits to turn off the device in the event of an overcurrent or an over-temperature condition. Control power voltage Vcc is applied through a first MOSFET connected between the gate pin and the

대표청구항

A MOSgated semiconductor power device having a fault condition responsive control circuit integrated into the same die which contains a power section for said device; said device comprising a semiconductor die having first and second main electrodes and a gate electrode for controlling the conductio

이 특허를 인용한 특허 (30)

  1. Michel, Hartmut; Pluntke, Christian; Thanner, Manfred; Bireckoven, Bernd, Circuit for protection from excess temperature.
  2. Gillberg James E. ; Giordano Raymond L., Current limited, thermally protected, power device.
  3. Nadd Bruno C.,FRX, Fast switching smartfet.
  4. Nadd, Bruno C.; Thiery, Vincent; de Frutos, Xavier; Lee, Chik Yam, H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing.
  5. Baliga, Bantval Jayant, Integrated circuit power devices having junction barrier controlled schottky diodes therein.
  6. Balakrishnan, Balu; Djenguerian, Alex B.; Bircan, Erdem, Method and apparatus providing final test and trimming for a power supply controller.
  7. Balakrishnan, Balu; Djenguerian, Alex B.; Bircan, Erdem, Method and apparatus providing final test and trimming for a power supply controller.
  8. Balakrishnan, Balu; Djenguerian, Alex B.; Bircan, Erdem, Method and apparatus providing final test and trimming for a power supply controller.
  9. Balakrishnan, Balu; Djenguerian, Alex B.; Bircan, Erdem, Method and apparatus providing final test and trimming for a power supply controller.
  10. Balakrishnan, Balu; Djenguerian, Alex B.; Bircan, Erdem, Method and apparatus providing final test and trimming for a power supply controller.
  11. Balakrishnan,Balu; Dienguerian,Alex B.; Bircan,Erdem, Method and apparatus providing final test and trimming for a power supply controller.
  12. Balakrishnan,Balu; Djenguerian,Alex B.; Bircan,Erdem, Method and apparatus providing final test and trimming for a power supply controller.
  13. Balu Balakrishnan ; Alex B. Djenguerian ; Erdem Bircan, Method and apparatus providing final test and trimming for a power supply controller.
  14. Kim, Hyun-Tak; Lee, Yong-Wook; Kim, Bong-Jun; Yun, Sun-Jin, Method and circuit for controlling radiant heat of transistor using metal-insulator transition device.
  15. Ball, Alan R.; Robb, Stephen P., Method for regulating temperature.
  16. Ball, Alan R.; Robb, Stephen P., Method for regulating temperature and circuit therefor.
  17. Beier, Robert Carl; Notarantonio, Raymond Joseph, Methods and systems for protection from over-stress.
  18. Baliga,Bantval Jayant, Methods of forming power semiconductor devices having laterally extending base shielding regions.
  19. Verhaege, Koen Gerard Maria; Mergens, Markus Paul Josef; Russ, Cornelius Christian; Armer, John; Jozwiak, Phillip Czeslaw, Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits.
  20. Chiang, Chin-Tsai, Over-voltage and over-temperature detecting circuit.
  21. Hosokawa Akio,JPX, Overcurrent sensing circuit for power MOS field effect transistor.
  22. Baliga, Bantval Jayant, Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through.
  23. Yanagigawa, Hiroshi; Kojima, Masaki, Power switch circuit having variable resistor coupled between input terminal and output transistor and changing its resistance based on state of output transistor.
  24. Nadd Bruno C. (Puyvert FRX), Protected three-pin mosgated power switch with separate input reset signal level.
  25. Guo,Sam Yonghon, Protection circuit for digital power module.
  26. Haruki, Satoshi; Takata, Osamu, Semiconductor device.
  27. Soichi Kobayashi JP, Semiconductor integrated circuit and semiconductor integrated circuit system.
  28. Bryan,Lyle Stanley, Smart solid state relay.
  29. Baliga, Bantval Jayant, Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein.
  30. Baliga, Bantval Jayant, Vertical power devices having retrograded-doped transition regions therein.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로