최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0358945 (1994-12-19) |
우선권정보 | JP-0317982 (1993-12-17) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 6 인용 특허 : 0 |
An SRAM having a TFT load element has a gate electrode of the load TFTs disposed between bit lines and channel regions of the load TFTs. The structure avoids formation of a parasitic transistor in which each of the bit lines would act as a gate electrode for the channel region of the TFT load elemen
A static random access memory device comprising: a) a substrate; b) a pair of bit lines formed overlying said substrate; and c) a plurality of memory cells operatively coupled to said pair of bit lines, wherein each of said memory cells includes: c1) a pair of memory nodes for storing a data, c2) a
※ AI-Helper는 부적절한 답변을 할 수 있습니다.