[특허]Method to prevent latch-up and improve breakdown volatge in SOI mosfets

Method to prevent latch-up and improve breakdown volatge in SOI mosfets 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/86
출원번호	US-0304639 (1994-09-12)
발명자 / 주소	Brady Frederick T. (Chantilly VA) Haddad Nadim F. (Oakton VA) Edenfeld Arthur (Middlebrook VA)
출원인 / 주소	Loral Federal Systems Company (McLean VA 02)
인용정보	피인용 횟수 : 23 인용 특허 : 0

초록 ▼

SOI (silicon-on-insulator) technology has been touted as a promising approach for fabricating advanced integrated circuits because of its advantage over bulk silicon circuits such as faster speed and improved radiation tolerance. One drawback to SOI is that parasitic bipolar induced latch-up/breakdown voltage levels severely limits the maximum supply voltage at which SOI circuits and devices can operate. When the parasitic device turns on, the SOI transistor cannot be switched off by changing the gate bias. What is described is a method whereby the operating voltage in which this effect occurs is significantly increased thus allowing circuit operation at reasonable power supply voltages. The method is to implant an electrically neutral in silicon impurity atom such as krypton, xenon or germanium into the device to form ion scattering centers. The size of the impurity atom must be much larger than the size of the silicon atom. The size difference generating a scattering center.

대표청구항 ▼

A method of fabricating silicon-on-insulator (SOI) MOSFET integrated circuits having reduced parasitic latch-up and increased breakdown voltage comprising the steps of: a) providing a silicon-on-insulator substrate; b) growing an oxide layer on said substrate; c) blanket implanting the substrate with electrically neutral in silicon ions; d) annealing the implanted substrate to remove implant induced damage to the SOI layer; e) forming active devices on said substrate, the active devices formed comprising transistors having their source and drain regions implanted with electrically neutral in silicon ions; and f) forming electrical conductors on said substrate to interconnect said devices.

이 특허를 인용한 특허 (23)

Srinath Krishnan ; Witold P. Maszara ; Matthew S. Buynoski, Argon implantation after silicidation for improved floating-body effects.
상세보기
Kartal, Veli; Schulze, Hans-Joachim, Body of a semiconductor material with a reduced mean free path length.
상세보기
Banerjee Sanjay ; Batra Shubneesh, Bottom-gated thin film transistors comprising germanium in a channel region.
상세보기
Bae, Geum-jong; Choe, Tae-hee; Kim, Sang-su; Rhee, Hwa-sung; Lee, Nae-in; Lee, Kyung-wook, CMOS integrated circuit devices and substrates having buried silicon germanium layers therein and method of forming same.
상세보기
Bae, Geum-jong; Choe, Tae-hee; Kim, Sang-su; Rhee, Hwa-sung; Lee, Nae-in; Lee, Kyung-wook, CMOS integrated circuit devices and substrates having buried silicon germanium layers therein and methods of forming same.
상세보기
Bae, Geum-jong; Choe, Tae-hee; Kim, Sang-su; Rhee, Hwa-sung; Lee, Nae-in; Lee, Kyung-wook, CMOS integrated circuit devices and substrates having unstrained silicon active layers.
상세보기
Rouse, Mark W.; Walker, Andrew; Brophy, Brenor; Murray, Kenelm, ESD structure having an improved noise immunity in CMOS and BICMOS semiconductor devices.
상세보기
Brady, Frederick T.; Maimon, Jon, Elimination of narrow device width effects in complementary metal oxide semiconductor (CMOS) devices.
상세보기
Blanchard Richard A., Fully-dielectric-isolated FET technology.
상세보기
Blanchard Richard A., Fully-dielectric-isolated FET technology.
상세보기
Emi Ishida, Gate formation method for reduced poly-depletion and boron penetration.
상세보기
Hsu Sheng Teng, Method for manufacturing a CMOS self-aligned strapped interconnection.
상세보기
Pramanick Shekhar ; Ivanov Igor C., Method of forming shallow junctions by entrapment of interstitial atoms.
상세보기
Blanchard Richard A., Method of making a fully-dielectric-isolated fet.
상세보기
Banerjee Sanjay, Method of making thin film transistors.
상세보기
Youji Kawasaki JP; Taketo Takahashi JP; Takashi Murakami JP, Method of manufacturing semiconductor device.
상세보기
Bae,Geum jong; Choe,Tae hee; Kim,Sang su; Rhee,Hwa sung; Lee,Nae in; Lee,Kyung wook, Methods of forming CMOS integrated circuit devices and substrates having buried silicon germanium layers therein.
상세보기
Botula, Alan B.; Clark, Jr., William F.; Phelps, Richard A.; Rainey, BethAnn; Shi, Yun; Slinkman, James A., Noble gas implantation region in top silicon layer of semiconductor-on-insulator substrate.
상세보기
Ju,Dong Hyuk; En,William G.; Krishnan,Srinath; An,Xilin Judy, SOI device with structure for enhancing carrier recombination and method of fabricating same.
상세보기
En, William George; Krishnan, Srinath; An, Judy Xilin, Self-aligned floating body control for SOI device through leakage enhanced buried oxide.
상세보기
Adan, Alberto O., Semiconductor device of SOI structure.
상세보기
Jennings Dean, Silicon on insulator process with recovery of a device layer from an etch stop layer.
상세보기
Banerjee Sanjay ; Batra Shubneesh, Thin film transistor constructions with polycrystalline silicon-germanium alloy doped with carbon in the channel region.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Method to prevent latch-up and improve breakdown volatge in SOI mosfets 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (23)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Method to prevent latch-up and improve breakdown volatge in SOI mosfets 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (23)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트