$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method and apparatus for conditionally generating a microinstruction that selects one of two values based upon control s 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/30
출원번호 US-0203783 (1994-03-01)
발명자 / 주소
  • Boggs Darrell D. (Aloha OR) Kyker Alan B. (Portland OR) Rodgers Scott D. (Hillsboro OR)
출원인 / 주소
  • Intel Corporation (Santa Clara CA 02)
인용정보 피인용 횟수 : 22  인용 특허 : 0

초록

The present invention provides a microinstruction for conditionally selecting one of two data values based upon control states of a processor. The microinstruction is preferably utilized in an out-of-order processor, although it may be used in conventional processors, to perform state dependent oper

대표청구항

In a processor having a decoder and an execution unit for executing microinstructions a method is provided for selecting one of two data values based upon control states of the processor, the method comprising the steps of: providing a microinstruction indicating actions to be taken by the execution

이 특허를 인용한 특허 (22)

  1. Nakamura Kazuo,JPX ; Matsui Hideo,JPX, Central processing unit detecting and judging whether operation result executed by ALU in response to a first instructi.
  2. Craske, Simon John; Grisenthwaite, Richard Roy; Stephens, Nigel John, Conditional selection of data elements.
  3. Craske, Simon John; Grisenthwaite, Richard Roy; Stephens, Nigel John, Conditional selection of data elements.
  4. Libby, Jeffrey G.; Frailong, Jean-Marc; Yeluri, Sharada; Huang, Jianhui; Keen, John; Nair, Rajesh, Emulation of multiple instruction sets.
  5. Tanikawa, Tadao, Generation and concurrent execution of a virtual task in an execution order determining system.
  6. Benayoun, Alain; Le Pennec, Jean-Francois; Pin, Claude; Michel, Patrick, Hardware device for executing programmable instructions based upon micro-instructions.
  7. Kakiage Touru,JPX ; Suzuki Masato,JPX, Information processing apparatus and method, and scheduling device for reducing inactivity due to wait state.
  8. Patel Sanjay ; Talcott Adam R. ; Cherabuddi Rajasekhar, Method and apparatus for branch target prediction.
  9. Jeppesen, Niels Gram; Uhler, G. Michael, Method and apparatus for clearing hazards using jump instructions.
  10. Jeppesen,Niels Gram; Uhler,G. Michael, Method and apparatus for clearing hazards using jump instructions.
  11. Bose Pradip ; Chan Kin Shing ; Le Hung Qui ; Wasmuth Robert Eric, Method and system for reducing average branch resolution time and effective misprediction penalty in a processor.
  12. Osborne, II, Theodore M.; Glik, Michael V.; Vahey, Walter G.; Baker, Caren H.; Friedman, George, Method and system for software object testing.
  13. Osborne, II, Theodore M.; Glik, Michael V.; Vahey, Walter G.; Baker, Caren H.; Friedman, George, Method and system for software object testing.
  14. Baker, Caren H.; Friedman, George; Glik, Michael V.; Vahey, Walter G., Method of providing software testing services.
  15. Thomas L. Drabenstott ; Gerald G. Pechanek ; Edwin F. Barry ; Charles W. Kurak, Jr., Methods and apparatus to support conditional execution in a VLIW-based array processor with subword execution.
  16. Rupley, II, Jeffrey P.; Brekelbaum, Edward A.; Grochowski, Edward T.; Black, Bryan P., Micro-operation generator for deriving a plurality of single-destination micro-operations from a given predicated instruction.
  17. Lee, Hoi-Jin, Partial match partial output cache for computer arithmetic operations.
  18. Shiraishi Mikio,JPX ; Saitou Masaki,JPX ; Okuda Yuji,JPX, Processor.
  19. Bluhm Mark W., Register file for registers with multiple addressable sizes using read-modify-write for register file update.
  20. Tran Thang M., Register file having multiple register storages for storing data from multiple data streams.
  21. Gerard M. Col ; G. Glenn Henry, Result forwarding cache.
  22. Gerard M. Col ; G. Glenn Henry, Result forwarding cache.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로