최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0363201 (1994-12-27) |
우선권정보 | KR-0030232 (1993-12-28) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 60 인용 특허 : 0 |
In a method for fabricating an offset polysilicon thin-film transistor through the formation of silicide, the width of offset regions can be controlled as a narrow width of below 1 m
A method of manufacturing an offset polysilicon thin-film transistor having a silicide covered polysilicon gate disposed between source and drain regions formed in an active semiconductor layer, comprising the steps of: forming a polysilicon gate having a first thickness over the active semiconducto
※ AI-Helper는 부적절한 답변을 할 수 있습니다.