최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0478310 (1995-06-07) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 74 인용 특허 : 1 |
An elevated source/drain structure is described in which the channel region is thinned by local oxidation and wet etch while the source/drain region remained thick. This structure achieves source/drain resistances as small as 300 ohm-m
A semiconductor-on-insulator transistor having elevated source/drain regions and a channel, said transistor comprising: a semiconductor substrate; an insulating layer situated on and abutting said semiconductor substrate; a semiconductor layer situated on and abutting said insulating layer, said sem
※ AI-Helper는 부적절한 답변을 할 수 있습니다.