$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor integrated circuit device including a memory device having memory cells with increased information storage

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-027/108
  • H01L-029/76
  • H01L-029/94
  • H01L-031/119
출원번호 US-0341966 (1994-11-16)
우선권정보 JP-0290777 (1993-11-19)
발명자 / 주소
  • Tadaki Yoshitaka (Hanno JPX) Murata Jun (Kunitachi JPX) Sekiguchi Toshihiro (Hidaka JPX) Aoki Hideo (Hamura JPX) Kawakita Keizo (Ome JPX) Uchiyama Hiroyuki (Higashimurayama JPX) Nishimura Michio (Tok
출원인 / 주소
  • Hitachi, Ltd. (Tokyo JPX 03) Texas Instruments, Inc. (Dallas TX 02)
인용정보 피인용 횟수 : 18  인용 특허 : 3

초록

A memory device has a semiconductor substrate, and memory cells provided at intersections between word line conductors and bit line conductors. Each memory cell has a switching transistor and an information storage capacitor. Adjacent two memory cells for each bit line conductor form a memory cell p

대표청구항

A semiconductor memory device comprising a semiconductor substrate, a plurality of word line conductors and a plurality of bit line conductors formed over said substrate, and a plurality of memory cells each provided at an intersection between one of said word line conductors and one of said bit lin

이 특허에 인용된 특허 (3)

  1. Eimori Takahisa (Hyogo JPX), Semiconductor memory device.
  2. Yamaguchi Shinsuke (Tokyo JPX), Semiconductor memory device having trench in which word line is buried.
  3. Yusuki Tatsushi (Nara JPX) Miura Atsushi (Yamatokoriyama JPX) Tanaka Kenichi (Nara JPX), Semiconductor memory with enhanced capacity.

이 특허를 인용한 특허 (18)

  1. Lee, Jin-Yuan; Lin, Mou-Shiung; Huang, Ching-Cheng, Chip structure and process for forming the same.
  2. Lee, Jin-Yuan; Lin, Mou-Shiung; Huang, Ching-Cheng, Chip structure and process for forming the same.
  3. Lee,Jin Yuan; Lin,Mou Shiung; Huang,Ching Cheng, Chip structure and process for forming the same.
  4. Lin,Mou Shiung; Lee,Jin Yuan; Huang,Ching Cheng, Chip structure and process for forming the same.
  5. Lin,Mou Shiung; Lee,Jin Yuan; Huang,Ching Cheng, Chip structure and process for forming the same.
  6. Wahlstrom Sven E., Multi-sided capacitor in an integrated circuit.
  7. Kimura Hiroshi,JPX, Semiconductor device comprising a contact hole of varying width thru multiple insulating layers.
  8. Abe,Hitoshi; Orii,Toshihiko; Akimoto,Osamu; Mochida,Toshihiko; Nakayama,Shodai, Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector.
  9. Tadaki Yoshitaka,JPX ; Murata Jun,JPX ; Yuhara Katsuo,JPX ; Ezaki Yuji,JPX ; Tanaka Michio,JPX ; Nishimura Michio,JPX ; Saitoh Kazuhiko,JPX ; Kakizaki Takatoshi,JPX ; Nishio Shinya,JPX ; Sakai Takesh, Semiconductor integrated circuit device including a DRAM in which a cell selection transistor has a stabilized threshold.
  10. Tadaki Yoshitaka,JPX ; Murata Jun,JPX ; Sekiguchi Toshihiro,JPX ; Aoki Hideo,JPX ; Kawakita Keizo,JPX ; Uchiyama Hiroyuki,JPX ; Nishimura Michio,JPX ; Tanaka Michio,JPX ; Ezaki Yuji,JPX ; Saitoh Kazu, Semiconductor integrated circuit device including a memory device having memory cells with increased information storage.
  11. Tadaki Yoshitaka,JPX ; Murata Jun,JPX ; Sekiguchi Toshihiro,JPX ; Aoki Hideo,JPX ; Kawakita Keizo,JPX ; Uchiyama Hiroyuki,JPX ; Nishimura Michio,JPX ; Tanaka Michio,JPX ; Ezaki Yuji,JPX ; Saitoh Kazu, Semiconductor integrated circuit device including a memory device having memory cells with increased information storage capacitance and method of manufacturing same.
  12. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  13. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  14. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  15. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  16. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  17. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  18. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트